位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第0页 > P1AFS1500-1FGG484Y > P1AFS1500-1FGG484Y PDF资料 > P1AFS1500-1FGG484Y PDF资料1第46页
设备架构
CCC和PLL特性
时序特性
表2-12
融合CCC / PLL规格
参数
的时钟调节电路输入频率f
IN_CCC
的时钟调节电路的输出频率f
OUT_CCC
延时增量的可编程延迟模块
1, 2
在每一个可编程的可编程值的数量
延迟块
输入周期抖动
CCC输出峰 - 峰值周期抖动F
CCC_OUT
分钟。
1.5
0.75
160
3
32
1.5
最大峰值到峰值周期抖动
1全球
网
二手
0.75 MHz到24 MHz的
24兆赫至100兆赫
100 MHz至250 MHz的
250 MHz至350 MHz的
采集时间
跟踪抖动
4
LockControl = 0
LockControl = 1
LockControl = 0
LockControl = 1
输出占空比
延时范围在块：可编程延迟1
1, 2
延时范围在块：可编程延迟2
1, 2
延时范围在块：固定延迟
1, 2
注意事项：
1.此延迟是电压和温度的函数。看
表3-7 3-9页
为降额。
2. T
J
= 25 ℃， VCC = 1.5 V
3.当由Microsemi的CORE Generator软件生成的CCC / PLL内核，指定的延迟并不是所有的延迟值
增量是可用的。是指与核心有关详细信息，相关的Libero SoC的在线帮助。
4.跟踪抖动被定义为变体中的PLL输出时钟边沿位置，参照PLL输入时钟边沿。
跟踪抖动不衡量PLL输出周期，所涵盖周期抖动参数的变化。
典型值。
马克斯。
350
350
单位
兆赫
兆赫
ps
ns
3全球
网
二手
1.00%
1.50%
2.25%
3.50%
300
6.0
1.6
0.8
s
ms
ns
ns
%
ns
ns
ns
1.00%
1.50%
2.25%
3.50%
48.5
0.6
0.025
2.2
51.5
5.56
5.56
2- 30
的Visio 4
