位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第0页 > P1AFS1500-1FGG484Y > P1AFS1500-1FGG484Y PDF资料 > P1AFS1500-1FGG484Y PDF资料1第48页
设备架构
该NGMUX宏简化为显示已选择了两个时钟选择
GLMUXCFG [1 ：0]位。
图2-25
说明NGMUX宏。在设计中，这两个时钟源
被连接到CLK0和CLK1和由GLMUXSEL控制[1：0 ]来确定哪些信号是
通过MUX传递。
CLK0
GL
CLK1
GLMUXSEL [1 ：0]的
图2-25
NGMUX宏
两个时钟源之间切换（从CLK0至CLK1 ）的序列如下（图
2-26):
GLMUXSEL [1：0 ]转换到启动开关。
GL驱动最后一个完整的CLK0正脉冲（即1个上升沿之后是一个下跌
边缘）。
从这一点来说， GL ，直到CLK1的第二个上升沿时保持低电平。
在第二个CLK1的上升沿， GL将开始继续推出CLK1信号。
最低牛逼
sw
= 0.05纳秒，在25℃ （典型情况）
对于NGMUX操作的例子，指的是
融合FPGA架构用户指南。
t
SW
CLK0
CLK1
GLMUXSEL [1 ：0]的
GL
图2-26
NGMUX波形
2- 32
的Visio 4
