IDT70V35 / 34S /升（ IDT70V25 / 24S / L）的
高速3.3V 8 / 4K ×18 （ 8 / 4K ×16 ）双端口静态RAM
工业和商业温度范围
写时序波形与
忙
t
WP
读/写
＆ QUOT ; A＆ QUOT ;
t
WB
忙
＆ QUOT ; B＆ QUOT ;
(3)
t
WH
(1)
读/写
＆ QUOT ; B＆ QUOT ;
注意事项：
1. t
WH
必须满足两个主
忙
输入（从机）和输出（主） 。
2.
忙
为有效端口"B"阻塞R / W
＆ QUOT ; B＆ QUOT ;
直到
忙
＆ QUOT ; B＆ QUOT ;
变高。
3. t
WB
仅用于从机的版本。
(2)
5624 DRW 14
,
波形
忙
仲裁受控制
CE
定时
(1)
（ M / S = V
IH
)
ADDR
＆ QUOT ; A＆ QUOT ;
和
＆ QUOT ; B＆ QUOT ;
地址匹配
CE
＆ QUOT ; A＆ QUOT ;
t
APS
(2)
CE
＆ QUOT ; B＆ QUOT ;
t
BAC
忙
＆ QUOT ; B＆ QUOT ;
5624 DRW 15
t
BDC
波形
忙
仲裁周期控制通过地址匹配
定时
(1)
（ M / S = V
IH
)
ADDR
＆ QUOT ; A＆ QUOT ;
t
APS
ADDR
＆ QUOT ; B＆ QUOT ;
t
BAA
忙
＆ QUOT ; B＆ QUOT ;
5624 DRW 16
(2)
地址"N"
匹配的地址"N"
t
北京经济技术开发区
注意事项：
1.所有定时是相同的左，右端口。口“A”可能是左或右端口。口“B”是相对的，从“A”的端口。
2.若t
APS
没有满足，
忙
信号将被置在一侧或另一侧，但也不能保证在其上侧
忙
将被置位。
6.42
18
