IDT70V35 / 34S /升（ IDT70V25 / 24S / L）的
高速3.3V 8 / 4K ×18 （ 8 / 4K ×16 ）双端口静态RAM
工业和商业温度范围
主
双端口
SRAM
忙
L
CE
忙
R
SLAVE
CE
双端口
SRAM
忙
R
忙
L
忙
L
主
CE
双端口
SRAM
忙
R
忙
L
SLAVE
CE
双端口
SRAM
忙
R
忙
L
忙
R
,
5624 DRW 19
图3.忙和芯片使能路由的宽度和深度扩展与IDT70V35 / 34 （ IDT70V25 / 24 ）的SRAM 。
功能说明
该IDT70V35 / 34 （ IDT70V25 / 24 ）提供了两个端口具有独立
控制，地址和I / O引脚，允许独立访问读取或
写入到内存中的任何位置。该IDT70V35 / 34 （ IDT70V25 / 24）
受控制的自动断电功能
CE 。
该
CE
控制不论在线
芯片断电的电路，它允许各个端口进入一个
当未选择的待机模式（CE高电平） 。当一个端口被启用，
访问整个存储器阵列是允许的。
中断
如果用户选择中断函数，存储器位置（邮件箱
或信息中心）被分配给每个端口。左侧端口中断标志
（ INT
L
）被置位时，正确的端口写入内存位置1FFE
（十六进制） （FFE为IDT70V34和IDT70V24 ），其中一个写定义为
该
CE
R
R / W
R
= V
IL
每真理表Ⅲ。左侧端口清除中断
在IDT70V35和IDT70V25由地址位置1FFE （FFE为
IDT70V34和IDT70V24 ）访问时，
CE
L
=
OE
L
= V
IL
中，R / W的
L
是"don't
care" 。同样，正确的端口中断标志位（ INT
R
）被设置在左侧的端口
写入内存地址1FFF的IDT70V35和IDT70V25 （ HEX ） （ FFF
对于IDT70V34和IDT70V24 ），并清除中断标志位（ INT
R
），则
正确的端口必须读取内存地址1FFF的IDT70V35和
IDT70V25 （ FFF的IDT70V34和IDT70V24 ） 。该消息（ 16位）
在1FFE或1FFF的IDT70V35和IDT70V25 （ FFE或为FFF
IDT70V34和IDT70V24 ）是用户定义的，因为它是一个可寻址的
SRAM单元。如果中断功能没有被使用，地址位置1FFE
和1FFF的IDT70V35和IDT70V25 （ FFE和FFF的IDT70V34和
IDT70V24 ）不被用作邮件箱，但作为该随机接入的部分
内存。请参考真值表III的中断操作。
不合乎需要的，该
忙
逻辑可以通过将一部分从被禁用
模式与M / S引脚。一旦从模式
忙
引脚单独操作
作为写禁止输入引脚。正常操作可通过把被编程
该
忙
引脚为高电平。如果需要的话，非预期的写操作可以是
通过搭售来防止端口
忙
引脚为低电平端口。
该
忙
在IDT70V35 / 34 （ IDT70V25 / 24 ） SRAM的输出
主模式，是推挽式输出，无需上拉
电阻器进行操作。如果这些SRAM正在扩建中的深度，然后
该
忙
指示对于所得到的阵列需要使用外部的
与门。
宽度拓展与逻辑忙
主/从阵列
当扩展IDT70V35 / 34 （ IDT70V25 / 24 ） SRAM阵列
同时采用宽
忙
逻辑，一个主部件，用于决定哪方
SRAM阵列将接收
忙
指示，并输出该
指示。在相同的地址加以解决任何数量的奴隶
范围为主，使用
忙
信号作为写禁止信号。从而
在IDT70V35 / 34 （ IDT70V25 / 24 ）的SRAM
忙
脚是如果输出
部分被用作主机（ M / S引脚= V
IH
），以及
忙
引脚为输入
如果部分用作从（M / S引脚= V
IL
），如图3所示。
如果使用两个或更多的主件的宽度扩大时，分割
决定可能会导致同一个主指示
忙
上的一侧
阵列和另一个主表示
忙
在阵列中的一个对方。
这将抑制从一个端口的写操作对一个字的一部分，并
抑制从其他端口的写操作的字的其他部分。
该
忙
仲裁，对主，是基于该芯片的使能和
唯一地址信号。它忽略了一个访问是否是读还是写。在
主/从阵列中，双方的地址和芯片使能必须有效长
够了
忙
标志为从主输出的实际写入前
脉冲可以发起与任何在R / W信号或所述字节使能。失败
观察这个时机可能会导致glitched内部写禁止信号和
在从损坏的数据。
忙碌的逻辑
忙逻辑提供了硬件指示SRAM的两个端口
都在同一时间访问相同的位置。它也允许所述一个
两次访问进行，并通知对方的SRAM是“忙” 。
该
忙
销可以用来阻挠的访问，直到在操作
另一侧被完成。如果一个写操作已经尝试从
该接收侧
忙
指示时，写入信号在内部选通
为了防止继续写。
利用
忙
不需要逻辑或需要的所有应用程序。
在某些情况下可能是有用的，以逻辑或的
忙
输出在一起
和使用任何
忙
指示作为中断源标志事件
非法的或不合逻辑的操作。如果写禁止功能
忙
逻辑
SEMAPHORES
该IDT70V35 / 34 （ IDT70V25 / 24 ）是一个非常快速的双端口8 /
4K ×18 （ 8 / 4K ×16 ）的CMOS静态RAM，带有一个额外的8个地址
地点致力于为二进制信号旗。这些标志允许或者
处理器上的双端口SRAM中的左侧或右侧，以权利要求的特权
在其它处理器，用于由系统设计者的定义函数
6.42
22
解码器
