SN65LV1023A/SN65LV1224A
10 MHz至66 MHz的10 ： 1 LVDS串行器/解串器
SLLS570A - 2003年6月 - 修订2003年6月
时序图和测试电路（续）
PWRDN
2V
0.8 V
REFCLK
t(DSR1)
RI
±
TD （ ZHL ）
LOCK
3-State
TD （ ZH ）或TD （ ZL ）
ROUT [9：0 ]
3-State
同步符号或DIN [ 9 ： 0 ]
TD （ HZ ）或TD （ LZ ）
同步模式
1.5 V
数据
不重要
3-State
3-State
RCLK
3-State
RCLK_R / F =低
3-State
任
图16.解串器PLL锁定时间和PWRDN三态延迟
16
邮政信箱655303
达拉斯，德克萨斯州75265
