SN65LV1023A/SN65LV1224A
10 MHz至66 MHz的10 ： 1 LVDS串行器/解串器
SLLS570A - 2003年6月 - 修订2003年6月
时序图和测试电路（续）
任
PWRDN
TCLK
总重量（ SP ）
SYNC1
or
SYNC2
DO
±
数据
SYNC模式
TCLK
SYNC1
or
SYNC2
DO
±
总重量（ SP ）最小。会见时间
SYNC模式
数据
图11.同步定时延迟
DIN
DIN0 - DIN9符号N
DIN0 - DIN9符号N + 1
TD （S ）
TCLK
时序TCLK_R / F =高
开始
D00 - D09符号N - 1
位
DO
停止
位
开始
位
D00 - D09符号N
停止
位
图12.串行延迟
14
邮政信箱655303
达拉斯，德克萨斯州75265
