SN65LV1023A/SN65LV1224A
10 MHz至66 MHz的10 ： 1 LVDS串行器/解串器
SLLS570A - 2003年6月 - 修订2003年6月
时序图和测试电路（续）
TTCP
TCLK
1.5 V
1.5 V
1.5 V
对于TCLK_R / F =低
TSU （ DI ）
DIN [9：0 ]
1.5 V
格局
HOLD
第（ DI）的
1.5 V
图8.串行建立/保持时间
寄生包装和
走线电容
3V
DEN
0V
TD （ HZ ）
DO +
13.5
1.1 V
DO -
DEN
13.5
50%
VOL
50%
DO
±
VOH
50%
50%
1.1 V
TD （ LZ ）
TD （ ZL ）
1.1 V
TD （ ZH ）
1.5 V
1.5 V
图9.串行高阻态测试电路和时序
PWRDN
2V
0.8 V
1026周期
TD （ HZ ）或TD （ LZ ）
TCLK
TD （ ZH ）或TD （ ZL ）
tpld
DO
±
3-State
输出活动
3-State
图10.串行器PLL锁定时间和PWRDN高阻抗状态时滞
邮政信箱655303
达拉斯，德克萨斯州75265
13
