PCI Express的
17的PCI Express
本节介绍了直流和交流电气特性MPC8533E的PCI Express总线。
17.1
支持PCI Express SD_REF_CLK DC的要求和
SD_REF_CLK
欲了解更多信息，请参阅
第16.2节， “串行解串器参考时钟。 ”
17.2
支持PCI Express SerDes的时钟要求交流
表53. SD_REF_CLK和SD_REF_CLK交流需求
表53
提供用于PCI Express的串行解串器的时钟的交流需要。
符号
2
t
REF
t
REFCJ
t
REFPJ
参数说明
REFCLK周期时间
REFCLK周期到周期抖动。差中的任何一个时期
两个相邻的REFCLK周期
相位抖动。偏差在边缘位置相对于
意思是边缘位置
民
—
—
–50
典型值
10
—
—
最大
—
100
50
单位
ns
ps
ps
笔记
1
—
—
注意事项：
1.典型的基于
PCI Express规范2.0 。
2.通过特性保证。
17.3
时钟依赖
上一个链路的两端的端口必须的速率不到600份每百万份（ppm ）发送数据
彼此在任何时候。这被指定为允许具有± 300 ppm的公差的位速率时钟源。
17.4
物理层规范
以下是该规范用于PCI Express的此设备上的物理层的摘要。为
进一步的细节以及传输和数据链路层的规格请参考
PCI Express基本规范。牧师1.0A 。
MPC8533E的PowerQUICC III集成处理器的硬件规格，版本5
68
飞思卡尔半导体公司
