高速串行接口（ HSSI ）
图45
显示串行解串器参考时钟连接参考电路的HCSL型时钟驱动器。它
假定在时钟驱动器芯片的DC电平是与MPC8533E SerDes的参照时钟兼容
输入的DC要求。
MPC8533EMP
HCSL CLK驱动芯片
CLK_OUT
33
Ω
SDn_REF_CLK
50
Ω
时钟驱动器
33
Ω
CLK_OUT
100
Ω
差分电路板走线
SerDes的参考价值。
CLK接收器
SDn_REF_CLK
50
Ω
共50个
Ω.
假设时钟驱动器的
输出阻抗是约16个
Ω.
时钟驱动器供应商的依赖
源端接电阻
图45.直流耦合与HCSL时钟驱动器差分连接（仅供参考）
图46
显示串行解串器参考时钟连接参考电路的LVDS类型时钟驱动器。
因为LVDS时钟驱动器的共模电压小于MPC8533E SerDes的参照时钟更高
输入的允许范围（ 100 400mV的） ， AC耦合连接方案必须使用。它假定
LVDS输出驱动器具有50 Ω的终端电阻。它还假定的LVDS发送器
建立了不依赖于接收器或其它外部组件自身的共模电平。
MPC8533E
LVDS CLK驱动芯片
CLK_OUT
10
nF
SDn_REF_CLK
50
Ω
时钟驱动器
100
Ω
差分电路板走线
SerDes的参考价值。
CLK接收器
CLK_OUT
10
nF
SDn_REF_CLK
50
Ω
图46.交流耦合与LVDS时钟驱动器差分连接（仅供参考）
图47
显示串行解串器参考时钟连接参考电路为LVPECL类型的时钟驱动器。
由于LVPECL驱动器的DC电平（共模电压和输出摆幅）与不兼容
MPC8533E SerDes的参考时钟输入的直流要求，交流耦合，必须使用。
图47
MPC8533E的PowerQUICC III集成处理器的硬件规格，版本5
64
飞思卡尔半导体公司
