怀特电子设计
1GB - 2x64Mx64 ， SDRAM UNBUFFERED
特点
PC100和PC133兼容
突发模式工作
自动和自刷新功能
LVTTL兼容的输入和输出
串行存在检测与EEPROM
完全同步：所有信号都登记在
在系统时钟的上升沿
可编程突发长度： 1 ， 2 ， 4 ， 8或整页
3.3V ± 0.3V电源
168针DIMM
PCB ： 29.41毫米（ 1.158" ）
WV3DG64127V-D2
高级*
描述
该WV3DG64127V是2x64Mx64同步DRAM
模块，其包括16个层叠64Mx8位
与TSOP II封装4银行SDRAM组件
和一个2K的EEPROM它们安装在一个168引脚
DIMM多层FR4基板上。
*本产品正在开发中，是不是对外贸易资质网络编辑或特点，并须
更改或取消，恕不另行通知。
注：可用性咨询工厂：
无铅产品
供应商源控制选项
工业温度选项
引脚配置（正面/背面）
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前
V
SS
DQ0
DQ1
DQ2
DQ3
V
CC
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
V
CC
DQ14
DQ15
CBO
CB1
VSS
NC
NC
V
CC
WE＃
DQM0
针
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
前
DQM1
CS0#
DNU
V
SS
A0
A2
A4
A6
A8
A10/AP
BA1
V
CC
V
CC
CLK0
V
SS
DNU
CS2#
DQM2
DQM3
DNU
V
CC
NC
NC
CB2
CB3
V
SS
DQ16
DQ17
针
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
前
DQ18
DQ19
V
CC
DQ20
NC
NC
CKE1
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
V
CC
DQ28
DQ29
DQ30
DQ31
V
SS
CLK2
NC
NC
SDA
SCL
V
CC
针
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
V
SS
DQ32
DQ33
DQ34
DQ35
V
CC
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
V
CC
DQ46
DQ47
CB4
CB5
V
SS
NC
NC
V
CC
CAS ＃
DQM4
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
后
DQM5
CS1#
RAS ＃
V
SS
A1
A3
A5
A7
A9
BA0
A11
V
CC
CLK1
A12
V
SS
CKE0
CS3#
DQM6
DQM7
NC
V
CC
NC
NC
CB6
CB7
V
SS
DQ48
DQ49
针
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
后
DQ50
DQ51
V
CC
DQ52
NC
NC
DNU
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
V
CC
DQ60
DQ61
DQ62
DQ63
V
SS
CLK3
NC
SA0
SA1
SA2
V
CC
引脚名称
A0 – A12
BA0-1
DQ0-63
CLK0-CLK3
CKE0 ， CKE1
CS0 ＃ - ＃ CS3
RAS ＃
CAS ＃
WE＃
DQM0-7
V
CC
V
SS
SDA
SCL
DNU
NC
地址输入（复用）
选择银行
数据输入/输出
时钟输入
时钟使能输入
片选输入
行地址选通
列地址选通
写使能
DQM
电源
地
串行数据I / O
串行时钟
不要使用
无连接
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年4月
第0版
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
功能框图
CS1#
CS0#
DQM0
WV3DG64127V-D2
高级*
DQM4
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM1
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQM5
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS3#
CS2#
DQM2
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM6
DQM
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQM3
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQM7
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS ＃
A0 A12 ， BA0 & 1
RAS ＃
CAS ＃
WE＃
CKE0
SDRAM
SDRAM
SCL
SDA
A0
A1
A2
V
CC
SDRAM
SDRAM
SDRAM
10K
SA0 SA1 SA2
CKE1
10
DQN
V
CC
两个0.1uF的电容器
按每个SDRAM
VSS
所有的SDRAM
SDRAM
SDRAM
10
CK0/1/2/3
SDRAM的每个DQpin
SDRAM
SDRAM
SDRAM
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年4月
第0版
2
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
CC
供应相对于V
SS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
CC
, V
CCQ
TSTG
PD
IOS
WV3DG64127V-D2
高级*
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
32
50
单位
V
V
°C
W
mA
注意：如果"ABSOLUTE最大RATINGS"超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
建议的直流工作条件
电压参考： V
SS
= 0V ， 0℃下
≤
T
A
≤
+70°C
参数
电源电压
输入高电压
输入低电压
输出高电压
输出低电压
输入漏电流
符号
V
CC
V
IH
V
IL
V
OH
V
OL
I
LI
民
3.0
2.0
-0.3
2.4
—
-10
典型值
3.3
3.0
—
—
—
—
最大
3.6
V
CCQ
+0.3
0.8
—
0.4
10
单位
V
V
V
V
V
A
1
2
I
OH
= -2mA
I
OL
= -2mA
3
记
注意：
1. V
IH
（最大）= 5.6伏交流电。过冲电压持续时间≤ 3纳秒。
2. V
IL
（分钟） = -2.0V交流。下冲电压持续时间≤ 3纳秒。
3.任何输入0V ≤ V
IN
≤ V
CC
输入漏电流包括高阻输出漏所有双向缓冲器，三态输出。
电容
T
A
= 25 ° C，F = 1MHz时， V
CC
= 3.3V, V
REF
=1.4V
±
200mV
参数
输入电容（ A0 - A12 ）
输入电容（ RAS ＃ ， CAS ＃ ， WE＃ ）
输入电容（ CKE0 ， CKE1 ）
输入电容（ CK0 - CK3 ）
输入电容（ CS0 ＃ -CS3 ＃ ）
输入电容（ DQM0 - DQM7 ）
输入电容（ BA0 - BA1 ）
数据输入/输出电容（ DQ0 - DQ63 ）
符号
C
IN1
C
IN2
C
IN3
C
IN4
C
IN5
C
IN6
C
IN7
C
OUT
最大
150
150
80
45
45
30
150
30
单位
pF
pF
pF
pF
pF
pF
pF
pF
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年4月
第0版
3
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
I
DD
规格和条件
V
CC
, V
CCQ
= + 3.3V ± 0.3V ;只有SDRAM元件值
WV3DG64127V-D2
高级*
VERSION
参数
工作电流
（一银行活动）
预充电待机电流
在掉电模式
符号
I
CC1
I
CC2P
I
CC2PS
I
CC2N
I
CC2NS
I
CC3P
I
CC3PS
I
CC3N
I
CC3NS
测试条件
7
突发长度= 1 ，T
RC
≥ t
RC
（分钟），IO = 0毫安
CKE = V
IL
（最大值），叔
CC
= 10ns的
CKE & CLK ≤ V
IL
（最大值），叔
CC
= ∞
CKE = V
IH
（分钟） ， CS ＃ ≥ VIH （MIN） ，T
CC
= 10ns的
输入信号时为20ns一次改变
CKE = V
IH
（分钟） ， CLK ≤ V
IL
（最大值），叔
CC
= ∞
输入信号是稳定的
CKE = V
IL
（最大值），叔
CC
= 10ns的
CKE & CLK ≤ V
IL
（最大值），叔
CC
= ∞
CKE = V
IH
（分钟） ， CS ＃ ≥ V
IH
（分钟） ，T
CC
= 10ns的
输入信号时为20ns一次改变
CKE = V
IH
（分钟） ， CLK ≤ V
IL
（最大值），叔
CC
= ∞
输入信号是稳定的
IO = 0 mA时
第一阵
4banks激活。
t
CCD
= 2CLKs
t
RC
≥ t
RC
（分钟）
CKE = 0.2V
C
2080
75
1920
64
64
640
320
200
200
960
800
mA
mA
mA
mA
10
1920
mA
mA
1
单位
记
预充电待机电流
在非掉电模式
在活动待机电流
掉电模式
在活动待机电流
非掉电模式
（一银行活动）
工作电流
（突发模式）
刷新当前
自刷新电流
I
CC4
2240
2240
2080
mA
1
I
CC5
I
CC6
4000
3680
96
3520
mA
mA
2
注意事项：
1.测量与产出开放。
2.刷新周期是64毫秒。
3.除非另有说明，输入摆幅CMOS （V
IH
/V
IL
= V
CCQ
/V
JSQ
)
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年4月
第0版
4
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
怀特电子设计
AC运行试验条件
V
CC
, V
CCQ
= + 3.3V ± 0.3V ， 0 °C - 70℃
参数
交流输入电平（V
IH
/V
IL
)
输入定时测量参考电平
输入上升和下降时间
输出定时测量参考电平
输出负载条件
价值
2.4/0.4
1.4
t
R
/t
F
= 1/1
1.4
SEE图。 2
WV3DG64127V-D2
高级*
单位
V
V
ns
V
DC输出负载电路
3.3V
AC输出负载电路
VTT = 1.4V
1200
产量
870
50pF
V
OH
（DC ）= 2.4V时，我
OH
= -2mA
V
OL
（ DC ）= 0.4V时，我
OL
= 2毫安
50
产量
Z0 = 50
50pF
经营AC参数
V
CC
, V
CCQ
= + 3.3V ± 0.3V ， 0 °C - 70 ° C）
参数
行有效至行主动延迟
RAS ＃到CAS ＃延迟
行预充电时间
行活动时间
行周期时间
在过去的数据来行预充电
到主动延迟的最后一个数据
最后的数据到新的关口。地址的延迟
在最后的数据以突发停止
上校地址上校地址的延迟
的有效输出数据的数量
符号
t
RRD （分钟）
t
RCD （分钟）
t
RP （分钟）
t
RAS （分钟）
t
RAS （最大）
t
RC （分钟）
t
RDL （分钟）
t
DAL （分钟）
t
CDL （分钟）
t
BDL （分钟）
t
的CCD （分钟）
CAS延时= 3
CAS延时= 2
7
15
15
15
45
60
VERSION
75
15
20
20
45
100
65
2
2 CLK + tRP的
1
1
1
2
1
单位
10
20
20
20
50
70
ns
ns
ns
ns
us
ns
CLK
—
CLK
CLK
CLK
ea
记
1
1
1
1
1
2
2
2
3
4
注意事项：
1.时钟周期的最小数目是通过分割与时钟周期时间需要的最短时间，然后四舍五入到下一个较大整数来确定。
2.最小的延迟才能完成写操作。
3.所有部件，使每一个周期的列地址的变化。
4.如遇行预充电中断，自动预充电和读取突发停止。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年4月
第0版
5
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
QQ：2881677436 复制
