NJU8402
s
引脚说明
针
号
1
16
8
9
2
13
14
15
符号
V
DD
V
SS
AV
DD
AV
SS
MCKI
DIN
LRCK
BCLK
输入
/输出
I
I
I
I
功能
数字电源， + 5V
数字GND ， 0V
模拟电源， + 5V
模拟GND ， 0V
主时钟输入端
输入信号的频率为256倍或fs的384倍。
串行音频数据输入端
左/右声道时钟输入端。
这个时钟必须同步与MCKI 。
音频串行数据时钟输入端。
这个时钟必须同步与MCKI 。
控制寄存器的串行数据筛时钟输入端
控制寄存器导致控制数据同步SCK的上升沿
信号。当不使用的控制寄存器时，SCK终端的状态有
保持电平为“H” 。
控制寄存器的串行数据输入端
输入数据集的各种功能。
当不使用的控制寄存器，数据终端设备的状态必须保持水平
“H”.
控制寄存器的串行数据请求输入端子
该控制数据在REQ的上升沿被锁存的控制寄存器
信号。
当不使用的控制寄存器， REQ端的状态必须保持水平
“H”.
RESET
“ L”电平信号到复位端初始化系统。
左声道模拟信号用共用端子，用于连接平滑电容器
电解电容器应连接该端子与AV之间
SS
为
稳定。
右声道模拟信号用共用端子，用于连接平滑电容器
电解电容器应连接该端子与AV之间
SS
为
稳定。
L-路模拟信号输出端子
R-路模拟信号输出端子
3
SCK
I
4
数据
I
5
REQ
I
12
7
RST
VCOML
I
O
O
10
6
11
VCOMR
AOUTL
AOUTR
-2-
NJU8402
s
功能说明
（ 1-1 ）模拟音频信号输出
模拟信号输出被偏置在芯片和最大振幅是0.56
×
AV
DD
。内部
该外部低通滤波器是必需的开关电容器低通滤波器是如此有效只2-
极LPF或3极。
（ 1-2）串行数据接口
DIN（数据输入） ， BCLK （位时钟）和LRCK （L / R时钟）是串行数据接口的终端。 BCLK是
音频数据和IO数据的比特时钟被含铅在提高BCLK的边缘。的信号转换成LRCK
终端表示为左右声道之间进行区分的信号，并用于开始数据的信号。该
LRCK的频率采样系统（ FS）的速度。该MCIK必须与LRCK同步和是
256倍或FS 384 。串行数据格式是2 ， MSB优先和与I兼容补
2
s串行
数据协议或LSB有道理的。这种串行数据格式由控制寄存器中设置。
LRCK
左
右声道
BCLK
DIN
151413
1 0
151413
1 0
I
2
s串行数据格式
LRCK
左
右声道
BCLK
DIN
0
1514
2 1 0
1514
2 1 0
LSB对齐串行数据格式
（1-3）系统时钟
系统时钟进入MCIK终端必须是256倍或FS的384倍和LRCK同步。
这个频率由控制寄存器中设置。
（ 1-4）复位
外部复位是异步复位。复位被释放时在LRCK的下降沿。复位
命令是同步而用作同外部复位功能。
-3-
NJU8402
（1-5）控制寄存器
控制寄存器控制
NJU8402
操作使用串行接口。在SCK终端是数据
过筛时钟，将REQ终端是数据请求信号时，数据终端是串行数据输入端。控制
数据被装入筛寄存器在SCK的上升沿，则它被锁在REQ的上升沿。该
至少8位的数据，该顺序是MSB在前，是有效的控制。
REQ
SCK
数据
B7
B6
B5
B4
B3
B2
B1
B0
控制端口时序图
串行数据格式
B7
0
0
B6
0
0
B5
0
0
B4
0
1
B3
B2
DIF1
B1
DIF0
B0
CLKR
RST
（ × ：不关心）
* 1做，除了本表中未输入的命令。
0
系统时钟
数据长度
格式
RESET
CLKR
DIF0
DIF1
RST
256fs
16
I
2
S
正常
1
384fs
18
LSB有道理
RESET
默认
0
0
0
*2
* 2级初始设定后变为0 。
-4-
QQ：2880707522 复制
