MT9076B
T1 / E1 / J1 3.3 V单芯片收发器
数据表
特点
结合T1 / E1 / J1成帧器和LIU ，带PLL和
3的HDLCS
在T1 / J1模式下，刘能恢复信号
达36分贝衰减（在772千赫兹）
在E1模式下，刘能恢复信号
（在1.024兆赫）衰减达40分贝
低抖动数字PLL （固有抖动< 0.02UI ）
的HDLC S可以被分配给任何时隙
全面的报警检测，性能
监控和错误插入功能
2.048兆位/ s或8.192 Mbit / s的ST- BUS流
对于反复用器的ATM支持（ IMA ）
支持V5.1和V5.2接入网络
3.3 V工作电压为5 V容限输入
Intel或Motorola非多路复用的8位
微处理器端口
JTAG边界扫描
订购信息
MT9076BP
MT9076BB
MT9076BPR
MT9076BB1
MT9076BP1
68引脚PLCC
管
80引脚LQFP
托盘
68引脚PLCC
磁带&卷轴
80引脚LQFP *
托盘
68引脚PLCC *
管
*无铅雾锡
-40 ° C至+ 85°C
2005年12月
应用
T1 / E1 / J1 /插复用器
接入网
无线基站
CO和CPE设备接口
一次群速率ISDN节点
数字交叉连接系统（ DCS）的
TXDL TxDLCLK
TxMF
TxAO TXB血栓素
DSTI
CSTI
TDI
TDO
TMS
TCLK
TRST
ST- BUS
接口
IEEE
1149.1
传输帧，错误，
测试信号生成和滑缓冲区
脉冲
发电机
LINE
司机
TTIP
特林
RM
环
国
比特缓冲器
数据链路，
HDLC0
HDLC1
抖动衰减器
&时钟控制
CAS
卜FF器
MT
环
ST环
PL环
微处理器
接口
IRQ
D7~D0
AC4
R / W / WR
S / FR
BS / LS
OSC1
OSC2
CS
DS / RD
DSTO
集体安全条约组织
RX均衡器
&数据分割
AC0
时钟，数据
恢复
DG环
RTIP
RRING
ST- BUS
接口
接收帧，性能监控，
报警检测， 2帧滑动缓冲
RxDLCLK RxDL
RxMF
/模块经过
LOS
RXFP
EXCLK
F0b
C4b
图1 - MT9076功能块
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有2002-2005年卓联半导体公司保留所有权利。
MT9076B
描述
数据表
该MT9076是用于终止的T1 / E1 / J1中继线的高功能的单芯片解决方案。它包含一个长途刘，一
先进的成帧器，高性能PLL和3的HDLCS 。
在T1模式下， MT9076支持D4 ， ESF和SLC -96格式符合最新的建议，包括
AT&T PUB43801 ， TR- 62411 ; ANSI T1.102 ， T1.403和T1.408 ;符合Telcordia GR- 303 -CORE 。
在E1模式下， MT9076支持最新的ITU-T建议G.703包括， G.704 ， G.706 ， G.732 ， G.775 ，
G.796 ， G.823 ， G.964 （ V5.1 ） ， G.965 （ V5.2）和I.431 。它还支持ETSI ETS 300 011 ， ETS 300 166 ， ETS 300
233 ， ETS 300 324 （ V5.1 ）和ETS 300 347 （ V5.2 ） 。
2
卓联半导体公司
MT9076B
引脚说明
针＃
PLCC LQFP
1
2
3
4
5
51
52
53
54
55
名字
OSC1
OSC2
V
SS4
V
DD4
集体安全条约组织
描述
数据表
振荡器（ 3 V输入） 。
这个引脚通过一个20.000 MHz的晶振OSC2无论是连接
其中，使用的是晶体，或直接驱动时20.000兆赫。振荡器被使用。
振荡器（ 3 V输出） 。
连接OSC1和OSC2之间的20.0 MHz的晶振。不
适用于驱动其他设备。
负电源。
数字地。
正电源。
数字电源（ +3.3 V
±
5%).
控制ST- BUS （可承受5V电压输出） 。
集体安全条约组织进行了CAS和CCS串行数据流
其中包含30分别接收一2.048 Mbit / s的ST -BUS状态流
信令半字节（ ABCDZZZZ或ZZZZABCD ） 。每个ST-最显着的半字节
总线时隙是有效的，每ST-总线时隙的至少显著半字节是
当控制位的MSN （页01H ，地址1AH ，第1位）设置为1，如果MSN = 0时，三态
有效和三态半字节的位置被颠倒。
控制ST- BUS （可承受5V电压输入） 。
CSTI携带的CAS和CCS串行数据流
其中包含30发射分别2.048 Mbit / s的ST -BUS控制流
信令半字节（ ABCDXXXX或XXXXABCD ）时RPSIG = 0 。当RPSIG = 1本
引脚不起作用。每个ST-总线时隙的最显著半字节是有效的，并
每一个ST- BUS时隙至少显着的半字节被忽略时，控制位的MSN
（页01H ，地址1AH ，第1位）设置为1，如果MSN = 0时，有效的位置和
忽略的半字节是相反的。
数据ST -BUS （可承受5V电压输出） 。
2.048 Mbit / s的串行数据流包含
24/30的PCM（ T1 / E1 ），或者接收到对在PCM 24/30 （ T1 / E1 ）线路数据信道。
数据ST -BUS （可承受5V电压输入） 。
2.048 Mbit / s的串行数据流包含
24/30 （ T1 / E1 ）， PCM或数据信道可以在PCM发送24/30 （ T1 / E1 ）
线。
数据/读选通（可承受5V电压输入） 。
在摩托罗拉模式（DS） ，该输入是在处理器的低电平有效数据选通
界面。在英特尔模式（RD） ，该输入是在处理器的低电平有效的读选通
界面。
芯片选择（可承受5V电压输入） 。
这个低电平输入使非复
该MT9076的并行微处理器接口。当CS为高，则
微处理器接口闲置，所有总线I / O引脚处于高阻抗状态。
RESET （可承受5V电压输入） 。
此低电平输入放MT9076在复位状态。
复位应设置为高以进行正常操作。该MT9076后应复位
电。 RESET引脚必须保持低电平，最少1
微秒。
重置
设备正常。
中断请求（可承受5V电压输出） 。
这个输出引脚的低表明一个
中断请求被提出。 IRQ是一个开漏输出应连接到
V
DD
通过一个上拉电阻。不需要该引脚为低电平有效的CS信号
功能。
数据0到3的数据（可承受5V三态I / O） 。
这些信号结合D4- D7
形成并行处理器接口的双向数据总线（ D0是最低
显着的一点） 。
6
56
CSTI
7
8
57
58
DSTO
DSTI
9
59
DS / RD
10
63
CS
11
64
RESET
12
65
IRQ
13 - 66-69
16
D0 - D3
4
卓联半导体公司
MT9076B
引脚说明（续）
针＃
PLCC LQFP
17
18
19
70
71
72
名字
VSS5
IC4
描述
负电源。
数字地。
数据表
内部连接（ 3 V输入） 。
绑到V
SS
（地）的正常运行。
INT / MOT
英特尔/摩托罗拉模式选择（可承受5V电压输入） 。
高在此引脚CON组fi居雷什的
英特尔并行非复用总线类型的处理器接口。低CON科幻居雷什的
为摩托罗拉平行非复型处理器接口。
VDD5
D4 - D7
正电源。
数字电源（ +3.3 V
±
5%).
数据4 7的数据（可承受5V三态I / O） 。
这些信号结合D0 -D3
形成并行处理器接口的双向数据总线（ D7是最
显着的一点） 。
20
73
21 - 74-77
24
25
78
R / W / WR
读/写/写选通（可承受5V电压输入） 。
在摩托罗拉方式（R / W）时，该输入
控制的数据总线D [0：7 ]的方向中的微处理器的访问。当R / W
为高时，并行处理器从MT9076读取数据。当低，并行
处理器将数据写入MT9076 。对于英特尔模式（ WR ） ，该低电平有效写
频闪CON科幻居雷什的数据总线作为输出。
AC0 - AC4
地址/控制0 4 （可承受5V电压输入） 。
地址和控制输入
非复用的并行处理器接口。 AC0是最显着的输入。
GNDARX
接收模拟地面。
模拟地， LIU接收器。
RTIP
RRING
收到TIP和RING （ 3 V输入） 。
差分输入为接收线信号 - 必须
是变压器耦合（参见图5第24页） 。在数字成帧器模式下，这些引脚
接受从物理层设备的数字3伏的信号。他们可能会接受分相
单极性信号（ RTIP和RRING经营）或NRZ信号（ RTIP只使用） 。
正电源。
数字电源（ +3.3 V
±
5%).
负电源。
数字地。
传输（可承受5V电压输出） 。
当内部LIU被禁用（数字成帧器
模式） ，如果控制位NRZ = 1， NRZ数据输出时钟输出引脚血栓素的
EXCLK的上升沿（ TXB没有任何功能时，选择NRZ格式） 。如果NRZ = 0时，销
血栓素和血栓素B是一对互补信号的输出数字双轨数据
同步输出与EXCLK的上升沿。
发送B（可承受5V电压输出） 。
当内部刘被禁止和控制位
NRZ = 0，销血栓素和血栓素B是一对互补信号，即输出数字双
轨数据同步输出与EXCLK的上升沿。
26 -
30
31
32
33
79,
2-5
6
7
8
34
35
36
37
9
10
11
12
VDDARX
接收模拟电源。
模拟电源LIU接收器（ + 3.3V
±
5%).
VDD1
VSS1
TXA
38
13
TXB
39
14
RxDLCLK
数据链路时钟（可承受5V电压输出） 。
从得到的间隙时钟信号
提取的行时钟，可用于外部设备，以在RxDL数据时钟（ 4,8 ，12，
16或20千赫）的上升沿。
RXDL
TxMF
接收数据链接（可承受5V电压输出） 。
含收到线串行比特流
之后，零代码抑制数据。该数据时钟输出与EXCLK的上升沿。
发送多帧边界（可承受5V电压输入） 。
有源低输入用于设置
发送多帧边界（ CAS或CRC复帧） 。该MT9076将产生
自己的多帧，如果该引脚保持高电平。该输入通常是拉高了大多数
应用程序。
40
41
15
16
5
卓联半导体公司
MT9076B
T1 / E1 / J1 3.3 V单芯片收发器
数据表
特点
结合T1 / E1 / J1成帧器和LIU ，带PLL和
3的HDLCS
在T1 / J1模式下，刘能恢复信号
达36分贝衰减（在772千赫兹）
在E1模式下，刘能恢复信号
（在1.024兆赫）衰减达40分贝
低抖动数字PLL （固有抖动< 0.02UI ）
的HDLC S可以被分配给任何时隙
全面的报警检测，性能
监控和错误插入功能
2.048兆位/ s或8.192 Mbit / s的ST- BUS流
对于反复用器的ATM支持（ IMA ）
支持V5.1和V5.2接入网络
3.3 V工作电压为5 V容限输入
Intel或Motorola非多路复用的8位
微处理器端口
JTAG边界扫描
订购信息
MT9076BP
MT9076BB
MT9076BPR
MT9076BB1
MT9076BP1
68引脚PLCC
管
80引脚LQFP
托盘
68引脚PLCC
磁带&卷轴
80引脚LQFP *
托盘
68引脚PLCC *
管
*无铅雾锡
-40 ° C至+ 85°C
2005年12月
应用
T1 / E1 / J1 /插复用器
接入网
无线基站
CO和CPE设备接口
一次群速率ISDN节点
数字交叉连接系统（ DCS）的
TXDL TxDLCLK
TxMF
TxAO TXB血栓素
DSTI
CSTI
TDI
TDO
TMS
TCLK
TRST
ST- BUS
接口
IEEE
1149.1
传输帧，错误，
测试信号生成和滑缓冲区
脉冲
发电机
LINE
司机
TTIP
特林
RM
环
国
比特缓冲器
数据链路，
HDLC0
HDLC1
抖动衰减器
&时钟控制
CAS
卜FF器
MT
环
ST环
PL环
微处理器
接口
IRQ
D7~D0
AC4
R / W / WR
S / FR
BS / LS
OSC1
OSC2
CS
DS / RD
DSTO
集体安全条约组织
RX均衡器
&数据分割
AC0
时钟，数据
恢复
DG环
RTIP
RRING
ST- BUS
接口
接收帧，性能监控，
报警检测， 2帧滑动缓冲
RxDLCLK RxDL
RxMF
/模块经过
LOS
RXFP
EXCLK
F0b
C4b
图1 - MT9076功能块
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有2002-2005年卓联半导体公司保留所有权利。
MT9076B
描述
数据表
该MT9076是用于终止的T1 / E1 / J1中继线的高功能的单芯片解决方案。它包含一个长途刘，一
先进的成帧器，高性能PLL和3的HDLCS 。
在T1模式下， MT9076支持D4 ， ESF和SLC -96格式符合最新的建议，包括
AT&T PUB43801 ， TR- 62411 ; ANSI T1.102 ， T1.403和T1.408 ;符合Telcordia GR- 303 -CORE 。
在E1模式下， MT9076支持最新的ITU-T建议G.703包括， G.704 ， G.706 ， G.732 ， G.775 ，
G.796 ， G.823 ， G.964 （ V5.1 ） ， G.965 （ V5.2）和I.431 。它还支持ETSI ETS 300 011 ， ETS 300 166 ， ETS 300
233 ， ETS 300 324 （ V5.1 ）和ETS 300 347 （ V5.2 ） 。
2
卓联半导体公司
MT9076B
引脚说明
针＃
PLCC LQFP
1
2
3
4
5
51
52
53
54
55
名字
OSC1
OSC2
V
SS4
V
DD4
集体安全条约组织
描述
数据表
振荡器（ 3 V输入） 。
这个引脚通过一个20.000 MHz的晶振OSC2无论是连接
其中，使用的是晶体，或直接驱动时20.000兆赫。振荡器被使用。
振荡器（ 3 V输出） 。
连接OSC1和OSC2之间的20.0 MHz的晶振。不
适用于驱动其他设备。
负电源。
数字地。
正电源。
数字电源（ +3.3 V
±
5%).
控制ST- BUS （可承受5V电压输出） 。
集体安全条约组织进行了CAS和CCS串行数据流
其中包含30分别接收一2.048 Mbit / s的ST -BUS状态流
信令半字节（ ABCDZZZZ或ZZZZABCD ） 。每个ST-最显着的半字节
总线时隙是有效的，每ST-总线时隙的至少显著半字节是
当控制位的MSN （页01H ，地址1AH ，第1位）设置为1，如果MSN = 0时，三态
有效和三态半字节的位置被颠倒。
控制ST- BUS （可承受5V电压输入） 。
CSTI携带的CAS和CCS串行数据流
其中包含30发射分别2.048 Mbit / s的ST -BUS控制流
信令半字节（ ABCDXXXX或XXXXABCD ）时RPSIG = 0 。当RPSIG = 1本
引脚不起作用。每个ST-总线时隙的最显著半字节是有效的，并
每一个ST- BUS时隙至少显着的半字节被忽略时，控制位的MSN
（页01H ，地址1AH ，第1位）设置为1，如果MSN = 0时，有效的位置和
忽略的半字节是相反的。
数据ST -BUS （可承受5V电压输出） 。
2.048 Mbit / s的串行数据流包含
24/30的PCM（ T1 / E1 ），或者接收到对在PCM 24/30 （ T1 / E1 ）线路数据信道。
数据ST -BUS （可承受5V电压输入） 。
2.048 Mbit / s的串行数据流包含
24/30 （ T1 / E1 ）， PCM或数据信道可以在PCM发送24/30 （ T1 / E1 ）
线。
数据/读选通（可承受5V电压输入） 。
在摩托罗拉模式（DS） ，该输入是在处理器的低电平有效数据选通
界面。在英特尔模式（RD） ，该输入是在处理器的低电平有效的读选通
界面。
芯片选择（可承受5V电压输入） 。
这个低电平输入使非复
该MT9076的并行微处理器接口。当CS为高，则
微处理器接口闲置，所有总线I / O引脚处于高阻抗状态。
RESET （可承受5V电压输入） 。
此低电平输入放MT9076在复位状态。
复位应设置为高以进行正常操作。该MT9076后应复位
电。 RESET引脚必须保持低电平，最少1
微秒。
重置
设备正常。
中断请求（可承受5V电压输出） 。
这个输出引脚的低表明一个
中断请求被提出。 IRQ是一个开漏输出应连接到
V
DD
通过一个上拉电阻。不需要该引脚为低电平有效的CS信号
功能。
数据0到3的数据（可承受5V三态I / O） 。
这些信号结合D4- D7
形成并行处理器接口的双向数据总线（ D0是最低
显着的一点） 。
6
56
CSTI
7
8
57
58
DSTO
DSTI
9
59
DS / RD
10
63
CS
11
64
RESET
12
65
IRQ
13 - 66-69
16
D0 - D3
4
卓联半导体公司
MT9076B
引脚说明（续）
针＃
PLCC LQFP
17
18
19
70
71
72
名字
VSS5
IC4
描述
负电源。
数字地。
数据表
内部连接（ 3 V输入） 。
绑到V
SS
（地）的正常运行。
INT / MOT
英特尔/摩托罗拉模式选择（可承受5V电压输入） 。
高在此引脚CON组fi居雷什的
英特尔并行非复用总线类型的处理器接口。低CON科幻居雷什的
为摩托罗拉平行非复型处理器接口。
VDD5
D4 - D7
正电源。
数字电源（ +3.3 V
±
5%).
数据4 7的数据（可承受5V三态I / O） 。
这些信号结合D0 -D3
形成并行处理器接口的双向数据总线（ D7是最
显着的一点） 。
20
73
21 - 74-77
24
25
78
R / W / WR
读/写/写选通（可承受5V电压输入） 。
在摩托罗拉方式（R / W）时，该输入
控制的数据总线D [0：7 ]的方向中的微处理器的访问。当R / W
为高时，并行处理器从MT9076读取数据。当低，并行
处理器将数据写入MT9076 。对于英特尔模式（ WR ） ，该低电平有效写
频闪CON科幻居雷什的数据总线作为输出。
AC0 - AC4
地址/控制0 4 （可承受5V电压输入） 。
地址和控制输入
非复用的并行处理器接口。 AC0是最显着的输入。
GNDARX
接收模拟地面。
模拟地， LIU接收器。
RTIP
RRING
收到TIP和RING （ 3 V输入） 。
差分输入为接收线信号 - 必须
是变压器耦合（参见图5第24页） 。在数字成帧器模式下，这些引脚
接受从物理层设备的数字3伏的信号。他们可能会接受分相
单极性信号（ RTIP和RRING经营）或NRZ信号（ RTIP只使用） 。
正电源。
数字电源（ +3.3 V
±
5%).
负电源。
数字地。
传输（可承受5V电压输出） 。
当内部LIU被禁用（数字成帧器
模式） ，如果控制位NRZ = 1， NRZ数据输出时钟输出引脚血栓素的
EXCLK的上升沿（ TXB没有任何功能时，选择NRZ格式） 。如果NRZ = 0时，销
血栓素和血栓素B是一对互补信号的输出数字双轨数据
同步输出与EXCLK的上升沿。
发送B（可承受5V电压输出） 。
当内部刘被禁止和控制位
NRZ = 0，销血栓素和血栓素B是一对互补信号，即输出数字双
轨数据同步输出与EXCLK的上升沿。
26 -
30
31
32
33
79,
2-5
6
7
8
34
35
36
37
9
10
11
12
VDDARX
接收模拟电源。
模拟电源LIU接收器（ + 3.3V
±
5%).
VDD1
VSS1
TXA
38
13
TXB
39
14
RxDLCLK
数据链路时钟（可承受5V电压输出） 。
从得到的间隙时钟信号
提取的行时钟，可用于外部设备，以在RxDL数据时钟（ 4,8 ，12，
16或20千赫）的上升沿。
RXDL
TxMF
接收数据链接（可承受5V电压输出） 。
含收到线串行比特流
之后，零代码抑制数据。该数据时钟输出与EXCLK的上升沿。
发送多帧边界（可承受5V电压输入） 。
有源低输入用于设置
发送多帧边界（ CAS或CRC复帧） 。该MT9076将产生
自己的多帧，如果该引脚保持高电平。该输入通常是拉高了大多数
应用程序。
40
41
15
16
5
卓联半导体公司
QQ：2881677436 复制
