初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S64BBKD-10,-10L
536870912 - BIT （ 8388608 - WORD 64位） SynchronousDRAM
采用业界标准的8M ×8同步DRAM
采用TSSOP TSOP和行业标准的EEPROM
144脚（ 72脚双列直插式封装）
描述
该MH8S64BBKD是8388608 - 字由64位
同步DRAM模块。这个由八个
行业标准8Mx8同步DRAM中
TSOP和在一个industory标准的EEPROM
TSSOP封装。
TSOP的上边缘卡双列直插式安装
软件包提供的任何应用程序，其中高
密度和大量内存的
所需。
这是一个套接字类型 - 内存模块，适用于
方便的交换或增加模块。
单3.3V ± 0.3V电源
时钟频率为100MHz （最大值）
充分参考时钟同步运行上升
EDGE
通过BA0,1控制的4个银行工作（银行地址）
/ CAS延时： 2/3 （可编程）
特点
频率
-10,-10L
100MHz
CLK访问时间
（组件SDRAM ）
突发长度 - 1/2/ 4/8 /全页（可编程）
突发类型 - 顺序/交错（可编程）
列存取 - 随机
自动预充电/所有银行预充电用A10的控制
自动刷新和自刷新
4096刷新周期/ 64ms的
LVTTL接口
8.0ns(CL=3)
应用
主存储器或图形存储器中的计算机系统
PCB大纲
（正面）
（返回）
1
2
143
144
MIT-DS-0244-0.4
三菱
电
( 1 / 55 )
15/Jan./1999
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S64BBKD-10,-10L
536870912 - BIT （ 8388608 - WORD 64位） SynchronousDRAM
引脚配置
针
数
正面
引脚名称
针
数
背面
引脚名称
针
数
正面
引脚名称
针
数
背面
引脚名称
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
51
53
55
57
59
61
63
65
67
69
71
VSS
DQ0
DQ1
DQ2
DQ3
VCC
DQ4
DQ5
DQ6
DQ7
VSS
DQMB0
DQMB1
VCC
A0
A1
A2
VSS
DQ8
DQ9
DQ10
DQ11
VCC
DQ12
DQ13
DQ14
DQ15
VSS
NC
NC
CK0
VCC
/ RAS
/ WE
/S
NC
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52
54
56
58
60
62
64
66
68
70
72
VSS
DQ32
DQ33
DQ34
DQ35
VCC
DQ36
DQ37
DQ38
DQ39
VSS
DQMB4
DQMB5
VCC
A3
A4
A5
VSS
DQ40
DQ41
DQ42
DQ43
VCC
DQ44
DQ45
DQ46
DQ47
VSS
NC
NC
CKE
VCC
/ CAS
NC
NC
NC
73
75
77
79
81
83
85
87
89
91
93
95
97
99
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
NC
VSS
NC
NC
VCC
DQ16
DQ17
DQ18
DQ19
VSS
DQ20
DQ21
DQ22
DQ23
VCC
A6
A8
VSS
A9
A10
VCC
DQMB2
DQMB3
VSS
DQ24
DQ25
DQ26
DQ27
VCC
DQ28
DQ29
DQ30
DQ31
VSS
SDA
VCC
74
76
78
80
82
84
86
88
90
92
94
96
98
100
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
CK1
VSS
NC
NC
VCC
DQ48
DQ49
DQ50
DQ51
VSS
DQ52
DQ53
DQ54
DQ55
VCC
A7
BA0
VSS
BA1
A11
VCC
DQMB6
DQMB7
VSS
DQ56
DQ57
DQ58
DQ59
VCC
DQ60
DQ61
DQ62
DQ63
VSS
SCL
VCC
NC =无连接
MIT-DS-0244-0.4
三菱
电
( 2 / 55 )
15/Jan./1999
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S64BBKD-10,-10L
536870912 - BIT （ 8388608 - WORD 64位） SynchronousDRAM
框图
/S0
DQMB0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQML / CS
DQMB4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQML / CS
I / O 0
I / O 1 D0
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 0
I / O 1 D4
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
DQMB1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQML / CS
I / O 0
I / O 1 D1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
DQMB5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQML / CS
I / O 0
I / O 1 D5
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
DQMB2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQML / CS
DQMB6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQML / CS
I / O 0
I / O 1 D2
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 0
I / O 1 D6
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
DQMB3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQML / CS
DQMB7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQML / CS
I / O 0
I / O 1 D3
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 0
I / O 1 D7
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CK0
CK1
2SDRAMs
2SDRAMs
2SDRAMs
2SDRAMs
串行PD
SCL
A0 A1 A2
SDA
/ RAS
/ CAS
/ WE
BA0 ， BA1 ， A<11 ： 0>
VCC
CK=10
D0 - D7
D0 - D7
D0 - D7
D0 - D7
D0 - D7
D0 - D7
CKE0
D0 - D7
VSS
MIT-DS-0244-0.4
三菱
电
( 3 / 55 )
15/Jan./1999
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S64BBKD-10,-10L
536870912 - BIT （ 8388608 - WORD 64位） SynchronousDRAM
串行存在检测表一
字节
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
函数来描述
定义写入字节数为串行内存模块MFGR
总字节数SPD内存设备的
基本内存类型
在本届大会＃行地址
在本届大会＃列地址
在本次大会＃模块银行
本次大会的数据宽度...
...数据宽度延续
本届大会的电压接口标准
CYCLETIME SDRAM的最大支持CAS延迟（ CL ） 。
SPD enrty数据
128
256字节
SDRAM
A0-A11
A0-A8
1BANK
x64
0
LVTTL
10ns
8ns
非奇偶校验
SPD数据（十六进制）
80
08
04
0C
09
01
40
00
01
A0
80
00
80
08
00
01
8F
04
06
01
01
00
0E
F0
80
周期时间CL = 3
从SDRAM的时钟访问
TAC的CL = 3
DIMM配置类型（无奇偶校验，奇偶校验， ECC ）
刷新率/类型
SDRAM的宽度，主要DRAM
错误检查SDRAM的数据宽度
最小时钟延迟，背靠背随机列地址
自刷新（ 15.625uS ）
x8
不适用
1
1/2/ 4/8 /全页
4bank
2/3
0
0
非缓冲的，非注册
全部预充电，自动预充电
突发长度支持
每个SDRAM器件＃银行
CAS ＃延迟
CS ＃延迟
写入延迟
SDRAM模块属性
SDRAM的设备属性：一般
SDRAM的周期时间（第二最高的CAS延迟）
周期时间CL = 2
SDRAM访问形式的时钟（第二最高的CAS延迟）
15ns
8ns
TAC的CL = 2
25
26
27
28
29
30
SDRAM的周期时间（最高3 CAS延迟）
SDRAM访问形式的时钟（最高3 CAS延迟）
不适用
不适用
30ns
20ns
30ns
60ns
00
00
1E
14
1E
3C
预充电到Active最低
行有效至行主动敏。
RAS到CAS的延迟敏
至预充电敏
MIT-DS-0244-0.4
三菱
电
( 4 / 55 )
15/Jan./1999
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S64BBKD-10,-10L
536870912 - BIT （ 8388608 - WORD 64位） SynchronousDRAM
串行存在检测表二
31
32
33
34
35
36-61
62
63
64-71
72
模块每家银行的密度
命令和地址信号输入建立时间
命令和地址信号输入保持时间
数据信号输入建立时间
数据信号输入保持时间
超集信息（可能在将来使用）
SPD修订
校验和字节0-62
生产每JEP - 108E JEDEC的ID代码
生产地点
64MByte
不适用
不适用
不适用
不适用
选项
REV 1
校验和
三菱
三好，日本
田岛，日本
NC ， USA
德国
73-90
制造商零件编号
MH8S64BBKD-10
MH8S64BBKD-10L
91-92
93-94
95-98
99-125
126
127
128+
修改代码
生产日期
装配序列号
生产的具体数据
Intetl规格频率
英特尔规范CAS ＃延迟支持
未使用的存储位置
开放
PCB版本
年/星期代码
编号
选项
66MHz
10
00
00
00
00
00
01
42
1CFFFFFFFFFFFFFF
01
02
03
04
4D483853363442424B442D31302020202020
4D483853363442424B442D31304C20202020
rrrr
YYWW
ssssssss
00
66
06
00
MIT-DS-0244-0.4
三菱
电
( 5 / 55 )
15/Jan./1999
QQ：2880707522 复制
