256K X 36 ， 512K ×18
IDT71V67703
3.3V同步SRAM
IDT71V67903
3.3V的I / O ，突发计数器
流过输出，单周期取消
特点
x
x
x
x
x
x
x
x
256K ×36 ， 512K ×18的内存配置
支持快速访问次数：
- 7.5ns高达117MHz的时钟频率
- 8.0ns高达100MHz的时钟频率
- 8.5ns高达87MHz的时钟频率
LBO
输入选择交错或线性突发模式
自定时写周期与全球的写控制（ GW字节写
GW）
GW
启用（ BWE和字节写操作（ BW
BWE ）
BWX ）
BWE
BW
3.3V内核电源
功率下降ZZ输入控制
3.3V的I / O电压（V
DDQ
)
包装在JEDEC标准的100引脚薄型塑料四方
扁平封装（ TQFP ） ， 119球栅阵列（ BGA ）和165细间距球
栅阵列（ FBGA ） 。
描述
该IDT71V67703 / 7903顷组织成高速静态存储器
256K ×36 / 512K X 18 IDT71V67703 / 7903包含SRAM的读写，
数据，地址和控制寄存器。还有，在数据没有寄存器
输出路径（流通结构） 。内部逻辑使得SRAM来
生成基于可留待决定自定时写
在写周期的结束。
突发模式功能，提供最高性能水平的
系统设计人员，作为IDT71V67703 / 7903可以提供4个周期的
对于一个单一地址的数据提交到SRAM中。内部突发地址
计数器接收来自所述处理器的第一周期的地址，发起
访问顺序。输出数据的第一个周期将流通从
从上升时钟沿的时钟对数据存取时间的延迟后的数组
相同的周期。如果选择了突发模式操作（ ADV =低），则
随后的三个输出数据的周期将提供给在用户
接下来的三个时钟上升沿。这三个地址的顺序是
由内部突发计数器和所定义的
LBO
输入引脚。
该IDT71V67703 / 7903的SRAM采用IDT最新的高性能
CMOS工艺和被包装在JEDEC标准14毫米X 20毫米
100针薄塑料四方扁平封装（ TQFP ），以及一个119球栅阵列
（BGA ）和165细间距球栅阵列（ FBGA ） 。
引脚说明摘要
A
0
-A
18
地址输入
芯片使能
芯片选择
OUTPUT ENABLE
全局写使能
字节写使能
单个字节写入选择
时钟
突发地址进展
地址状态（高速缓存控制器）
地址状态（处理器）
线性/交错突发订单
睡眠模式
数据输入/输出
核心电源， I / O电源
地
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
I / O
供应
供应
同步
同步
同步
异步
同步
同步
同步
不适用
同步
同步
同步
DC
异步
同步
不适用
不适用
5309 TBL 01
CE
CS
0
,
CS
1
OE
GW
BWE
BW
1
,
BW
2
,
BW
3
,
BW
4
(1)
CLK
ADV
ADSC
ADSP
LBO
ZZ
I / O
0
-I / O
31
， I / O
P1
-I / O
P4
V
DD
, V
DDQ
V
SS
注意：
1.
BW
3
和
BW
4
是不适用的IDT71V67903 。
2003年12月
1
2002集成设备技术有限公司
DSC-5309/05
IDT71V67703 ， IDT71V67903 ， 256K ×36 ， 512K ×18 ， 3.3V同步SRAM与
3.3VI / O ，流通型输出，单周期取消
商用和工业温度范围
引脚德网络nitions
(1)
符号
A
0
-A
18
引脚功能
地址输入
地址状态
（高速缓存控制器）
地址状态
（处理器）
突发地址
ADVANCE
字节写使能
I / O
I
I
I
I
活跃
不适用
低
低
低
描述
同步地址输入。地址寄存器由一个组合式国家的触发
CLK的上升沿
ADSC
或低
ADSP
低，
CE
低。
同步地址状态，从高速缓存控制器。
ADSC
是低电平有效的输入是
用于装载地址寄存器以新的地址。
同步地址状态的处理器。
ADSP
是用于将低电平输入
装载地址寄存器用新地址。
ADSP
通过门控
CE
.
同步地址进展。
ADV
]是用于推进一个低电平输入
内部突发计数器，控制起始地址后，突发的访问被加载。当
输入为高电平突发计数器不递增;即，不存在地址前进。
同步字节写使能门的字节写入输入
BW
1
-
BW
4
。如果
BWE
是低的
上升CLK的边缘，然后
BW
X输入被传递到电路中的下一个阶段。如果
BWE
is
那么高字节写输入被封锁，只
GW
可以启动一个写周期。
同步字节写使能。
BW
1
控制I / O
0-7
， I / O
P1
,
BW
2
控制I / O
8-15
， I / O
P2
等。
任何活动的字节写入导致被禁用所有输出。
同步芯片使能。
CE
采用与CS
0
和
CS
1
使IDT71V67703 / 7903 。
CE
同时门
ADSP
.
这是时钟输入。对于该设备的所有定时的引用是由相对于该
输入。
同步高电平有效的片选。 CS
0
用于与
CE
和
CS
1
以使芯片。
Synchrono我们低电平有效的片选。
CS
1
用于与
CE
和CS
0
以使芯片。
全球同步的写使能。这将输入低电平时，写四个9位数据字节
在CLK的上升沿。
GW
取代单个字节写使能。
同步数据输入/输出（ I / O）引脚。数据输入路径被登记时，由触发
CLK的上升沿。该数据输出路径是通流（无输出寄存器）。
异步脉冲串顺序选择输入。当
LBO
为高电平时，除叶爆
顺序被选择。当
LBO
是低的线性脉冲串顺序被选择。
LBO
是
静态的输入，并且不能改变在设备运行状态。
异步输出使能。当
OE
为低电平时，数据输出驱动器上启用
I / O引脚，如果该芯片也被选中。当
OE
是高的I / O P插件是在高
阻抗状态。
3.3V内核电源。
3.3V的I / O供电。
地面上。
NC引脚没有电连接到该设备。
异步睡眠模式的输入。 ZZ高会克吃了内部的CLK和断电
在IDT71V67703 / 7903的最低功耗消费记录化水平。数据保留有保证
在睡眠模式下。
5309 TBL 02
ADSC
ADSP
ADV
BWE
I
低
BW
1
-
BW
4
CE
CLK
CS
0
单个字节
写入启用
芯片使能
时钟
片选0
片选1
全局写
启用
数据输入/输出
线性突发顺序
I
I
I
I
I
I
I / O
I
低
低
不适用
高
低
低
不适用
低
CS
1
GW
I / O
0
-I / O
31
I / O
P1
-I / O
P4
LBO
OE
OUTPUT ENABLE
I
低
V
DD
V
DDQ
V
SS
NC
ZZ
电源
电源
地
无连接
睡眠模式
不适用
不适用
不适用
不适用
1
不适用
不适用
不适用
不适用
高
注意：
1.所有的同步输入必须符合规定的建立和保持时间相对于CLK 。
6.42
2
IDT71V67703 ， IDT71V67903 ， 256K ×36 ， 512K ×18 ， 3.3V同步SRAM与
3.3VI / O ，流通型输出，单周期取消
商用和工业温度范围
功能框图
LBO
广告V
CEN
BURST
顺序
国内
地址
CLK
AD SC
ADSP
CLK EN
地址
注册
1个字节
写注册
二进制
计数器
CLR
2
BURST
逻辑
18/19
A0*
A1*
Q0
Q1
256K X 36 /
512K X 18-
位
内存
ARRAY
2
18/19
A
0
,A
1
A
2 -
A
18
36/18
36/18
A
0–
A
17/18
GW
BW ê
BW
1
1个字节
写入驱动器
9
2字节
写注册
2字节
写入驱动器
BW
2
BYTE 3
写注册
9
BYTE 3
写入驱动器
BW
3
4个字节
写注册
9
4个字节
写入驱动器
BW
4
9
CE
CS
0
CS
1
D
Q
启用
注册
数据输入
注册
CLK EN
ZZ
断电
OE
OE
I / O
0
-I / O
31
I / O
P1–
I / O
P4
36/18
产量
卜FF器
,
5309 DRW 01
6.42
3
IDT71V67703 ， IDT71V67903 ， 256K ×36 ， 512K ×18 ， 3.3V同步SRAM与
3.3VI / O ，流通型输出，单周期取消
商用和工业温度范围
绝对最大额定值
(1)
符号
V
TERM
(2)
V
TERM
(3,6)
等级
与端电压
对于GND
与端电压
对于GND
与端电压
对于GND
与端电压
对于GND
工作温度
温度
在偏置
存储
温度
功耗
直流输出电流
广告
-0.5到+4.6
-0.5到V
DD
-0.5到V
DD
+0.5
-0.5到V
DDQ
+0.5
-0至+70
-55到+125
-55到+125
2.0
50
单位
V
V
V
V
o
推荐工作
温度电源电压
GRADE
广告
产业
温度
(1)
0 ° C至+ 70°C
-40 ° C至+ 85°C
V
SS
0V
0V
V
DD
3.3V±5%
3.3V±5%
V
DDQ
3.3V±5%
3.3V±5%
5309 TBL 04
V
TERM
(4,6)
V
TERM
(5,6)
T
A
(7)
T
BIAS
T
英镑
P
T
I
OUT
注意：
1. T
A
是"instant on"外壳温度。
C
C
C
建议的直流工作
条件
符号
参数
核心供电电压
I / O电源电压
电源电压
输入高电压 - 输入
输入高电压 - I / O
输入低电压
分钟。
3.135
3.135
0
2.0
2.0
-0.3
(1)
典型值。
3.3
3.3
0
____
马克斯。
3.465
3.465
0
V
DD
+0.3
V
DDQ
+0.3
0.8
单位
V
V
V
V
V
V
5309 TBL 05
o
V
DD
V
DDQ
V
SS
o
W
mA
5309 TBL 03
V
IH
V
IH
V
IL
____
____
注意事项：
1.强调超过绝对最大额定值可能
对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以上的任何其他条件的操作说明
本规范的业务部门是不是暗示。暴露在绝对
最大额定值条件下工作会影响其可靠性。
2. V
DD
只有终端。
3. V
DDQ
只有终端。
4.仅输入端子。
5. I / O端子而已。
6.这是适用的电源后，有一个稳态直流参数
加足马力。电源排序是没有必要的;然而，该电压
对任何输入或I / O引脚不能超过V
DDQ
电源斜坡上升过程。
7. T
A
是"instant on"外壳温度。
注意：
1. V
IL
（分钟） = -1.0V为脉冲宽度小于吨
CYC/2
，每一次循环。
100引脚TQFP电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
I / O
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
5
7
单位
pF
pF
5309 TBL 07
165 FBGA电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
I / O
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
7
7
单位
pF
pF
5309 TBL 07B
119 BGA电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
I / O
参数
(1)
输入电容
I / O容量
条件
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
7
7
单位
pF
pF
5309 TBL 07A
注意：
1.该参数由器件特性保证，但未经生产测试。
6.42
4
IDT71V67703 ， IDT71V67903 ， 256K ×36 ， 512K ×18 ， 3.3V同步SRAM与
3.3VI / O ，流通型输出，单周期取消
商用和工业温度范围
引脚配置？ 256K ×36 ， 100引脚TQFP
A
6
A
7
CE
CS
0
BW
4
BW
3
BW
2
BW
1
CS
1
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
8
A
9
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
I / O
P3
I / O
16
I / O
17
V
DDQ
V
SS
I / O
18
I / O
19
I / O
20
I / O
21
V
SS
V
DDQ
I / O
22
I / O
23
V
SS
(1)
V
DD
NC
V
SS
I / O
24
I / O
25
V
DDQ
V
SS
I / O
26
I / O
27
I / O
28
I / O
29
V
SS
V
DDQ
I / O
30
I / O
31
I / O
P4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
I / O
P2
I / O
15
I / O
14
V
DDQ
V
SS
I / O
13
I / O
12
I / O
11
I / O
10
V
SS
V
DDQ
I / O
9
I / O
8
V
SS
NC
V
DD
ZZ
(2)
I / O
7
I / O
6
V
DDQ
V
SS
I / O
5
I / O
4
I / O
3
I / O
2
V
SS
V
DDQ
I / O
1
I / O
0
I / O
P1
5309 DRW 02A
,
LBO
A
5
A
4
A
3
A
2
A
1
A
0
NC
NC
V
SS
V
DD
顶视图
注意事项：
1.引脚14不具有直接连接到V
SS
只要输入电压为< V
IL
.
2.引脚64可以悬空，器件将永远留在主动模式。
6.42
5
NC
A
17
A
10
A
11
A
12
A
13
A
14
A
15
A
16
