集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
F
EATURES
1 ： 1差分LVPECL到LVPECL / ECL缓冲
1 LVPECL时钟输出对
1差分LVPECL PCLK ， nPCLK输入对
PCLK ， nPCLK对可以接受以下
差分输入级： LVPECL ， LVDS ， CML
最大输出频率： >2.5GHz
部分到部分偏斜： 100ps的（最大）
传播延迟： 500PS （最大值）
附加相位抖动， RMS ： 0.03ps （典型值）
LVPECL模工作电压范围：
V
CC
= 2.375V至5.25V ，V
EE
= 0V
ECL模工作电压范围：
V
CC
= 0V, V
EE
= -5.25V至-2.375V
-40 ° C至85°C的工作环境温度
无铅封装，符合RoHS标准
G
ENERAL
D
ESCRIPTION
该ICS853001是1：1的差分LVPECL-
到LVPE CLB用友FE randamemberofthe
HiPerClockS
HiPerClock S家庭高级Perfor的曼斯
从ICS时钟解决方案。该ICS853001
可用于再生的LVPECL时钟哪些
可能已经减弱，穿过一个长走线，或者也可以
被用作差分至LVPECL翻译。该differen-
TiAl基输入可以接受以下差分输入类型：
LVPECL ， LVDS和CML 。该装置还具有一个输出烯
能引脚用于调试/测试目的。当输出被禁用，
它驱动差分低（Q =低， NQ =高） 。该
ICS853001被打包在任何一个采用3mm x 3mm 8引脚TSSOP
或3.9毫米X 4.9毫米8引脚SOIC ，因此非常适合使用在
的空间-受限的板。
ICS
B
LOCK
D
IAGRAM
OE
P
IN
A
SSIGNMENT
Q
V
CC
Q
nQ
V
EE
Q
1
2
3
4
8
7
6
5
OE
PCLK
NPCLK
V
BB
LE
PCLK
nQ
NPCLK
ICS853001
8引脚TSSOP封装， 118万
采用3mm x 3mm X 0.95毫米包体
G封装
顶视图
V
BB
ICS853001
8引脚SOIC
3.90毫米X 4.90毫米X 1.37毫米包体
男包
顶视图
853001AG
www.icst.com/products/hiperclocks.html
1
REV 。一2005年1月29日
集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
TYPE
动力
产量
动力
产量
描述
正电源引脚。
差分输出对。 LVPECL接口电平。
负电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 3
4
5
6
7
8
注意：
名字
V
CC
Q，N Q
V
EE
V
BB
额定偏置电压在V
CC
- 1.38V.
上拉/铟（Inver）婷差分LVPECL时钟输入。 V
CC
离开的时候/ 2默认
NPCLK
输入
下拉浮动。可以接受LVPECL ， LVDS ， CML接口电平。
非INVER婷差动LVPECL时钟输入。
PCLK
输入
下拉
可以接受LVPECL ， LVDS ， CML接口电平。
高电平输出使能。当逻辑高电平时，输出使能
并跟随输入时钟。当逻辑低电平时，输出驱动器的逻辑
OE
输入
上拉
低（Q =低， NQ =高） 。 LVCMOS / LVTTL接口电平。
上拉和下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
R
下拉
R
上拉
参数
输入下拉电阻
输入上拉电阻
测试条件
最低
典型
37.5
37.5
最大
单位
K
K
853001AG
www.icst.com/products/hiperclocks.html
2
REV 。一2005年1月29日
集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
6V （ LVPECL模式下，V
EE
= 0)
-6V （ ECL模式下，V
CC
= 0)
-0.5V到V
CC
+ 0.5 V
0.5V至V
EE
- 0.5V
50mA
100mA
- 0.5毫安
-65 ℃150 ℃的
101.7 ° C / W （0米/秒）
112.7 ℃/ W（ 0 LFPM ）
注意：
强调超越那些绝对下上市
最大额定值可能会造成永久性的损害
到设备。这些评级的压力specifi-
阳离子而已。产品在功能操作
这些条件或超出任何条件
在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对马克西
妈妈额定值条件下工作会
影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
负电源电压，V
EE
输入，V
I
（ LVPECL模式）
输入，V
I
（ ECL模式）
输出，我
O
连续电流
浪涌电流
V
BB
漏/源，我
BB
贮藏温度，T
英镑
封装的热阻抗，
θ
JA
8引脚TSSOP
8引脚SOIC
（结到环境）
工作温度范围， TA -40 ° C至+ 85°C
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= 2.375V
TO
5.25V; V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
V
CC
I
EE
参数
正电源电压
电源电流
测试条件
最低
2.375
典型
3.3
最大
5.25
27
单位
V
mA
T
ABLE
3B 。 LVCMOS DC
极特
,
V
CC
= 2.375V
TO
5.25V; V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
OE
OE
OE
OE
V
CC
= V
IN
V
CC
= V
IN
-150
测试条件
最低
0.7V
CC
-0.3
典型
最大
V
CC
+ 0.3
0.3V
CC
150
单位
V
V
A
A
T
ABLE
3C 。 LVCMOS DC
极特
,
V
CC
= 0V; V
EE
= -5.25V
TO
-2.375V ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
OE
OE
OE
OE
V
CC
= V
IN
V
CC
= V
IN
-150
测试条件
最低
0.3V
EE
V
EE
- 0.3
典型
最大
0.3
0.7V
EE
150
单位
V
V
A
A
853001AG
www.icst.com/products/hiperclocks.html
3
REV 。一2005年1月29日
集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
测试条件
PCLK
NPCLK
PCLK
NPCLK
V
CC
= V
IN
V
CC
= V
IN
V
CC
= 5.25, V
IN
= 0V
V
CC
= 5.25V, V
IN
= 0V
-200
-200
0.15
1.2
V
CC
- 1.005
V
CC
- 1.78
0.6
1.0
V
CC
- 1.32
1.2
V
CC
最低
典型
最大
200
200
单位
A
A
A
A
V
V
V
V
V
V
T
ABLE
3D 。 LVPECL DC
极特
,
V
CC
= 2.375V
TO
5.25V; V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
V
CMR
V
OH
V
OL
V
摇摆
参数
输入高电流
输入低电平电流
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
输出高电压;注3
输出低电压;注3
峰至峰输出电压摆幅
偏压
V
CC
- 1.44 V
CC
- 1.38
V
BB
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为PCLK ， nPCLK为V
CC
+ 0.3V.
注3 ：输出端接50
到V
CC
- 2V.
T
ABLE
4. AC - C
极特
,
V
CC
= 0V; V
EE
= -5.25V
TO
-2.375V
符号参数
f
最大
t
PD
输出频率
传播延迟;注1
帕吨至帕吨倾斜;注2 ， 3
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
输出占空比
≤ 1GHz的
OR
V
CC
= 2.375
TO
5.25V; V
EE
= 0V ，T
A
= -40°C
TO
85°C
测试条件
最低
250
典型
最大
>2.5
500
100
单位
GHz的
ps
ps
ps
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
155.52MHz ，积分范围：
12kHz的 - 20MHz的
20 ％至80％
V
CC
= 2.375V至3.6V ，V
EE
= 0
0.03
50
48
250
52
54
ps
%
%
V
CC
> 3.6V至5.25V ，V
EE
= 0或
46
V
EE
= -5.25V至-3.6V ，V
CC
= 0
所有参数都在测
≤
1.7GHz的，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为偏移在不同的设备输出端在相同的电源电压工作，并间
以同样的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
853001AG
www.icst.com/products/hiperclocks.html
4
REV 。一2005年1月29日
集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
-60
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
添加剂相位抖动， RMS
@ 155.52MHz （ 12kHz至20MHz ）
= 0.03ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
853001AG
www.icst.com/products/hiperclocks.html
5
REV 。一2005年1月29日
集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
F
EATURES
1 ： 1差分LVPECL到LVPECL / ECL缓冲
1 LVPECL时钟输出对
1差分LVPECL PCLK ， nPCLK输入对
PCLK ， nPCLK对可以接受以下
差分输入级： LVPECL ， LVDS ， CML
最大输出频率： >2.5GHz
部分到部分偏斜： 100ps的（最大）
传播延迟： 500PS （最大值）
附加相位抖动， RMS ： 0.03ps （典型值）
LVPECL模工作电压范围：
V
CC
= 2.375V至5.25V ，V
EE
= 0V
ECL模工作电压范围：
V
CC
= 0V, V
EE
= -5.25V至-2.375V
-40 ° C至85°C的工作环境温度
无铅封装，符合RoHS标准
G
ENERAL
D
ESCRIPTION
该ICS853001是1：1的差分LVPECL-
到LVPE CLB用友FE randamemberofthe
HiPerClockS
HiPerClock S家庭高级Perfor的曼斯
从ICS时钟解决方案。该ICS853001
可用于再生的LVPECL时钟哪些
可能已经减弱，穿过一个长走线，或者也可以
被用作差分至LVPECL翻译。该differen-
TiAl基输入可以接受以下差分输入类型：
LVPECL ， LVDS和CML 。该装置还具有一个输出烯
能引脚用于调试/测试目的。当输出被禁用，
它驱动差分低（Q =低， NQ =高） 。该
ICS853001被打包在任何一个采用3mm x 3mm 8引脚TSSOP
或3.9毫米X 4.9毫米8引脚SOIC ，因此非常适合使用在
的空间-受限的板。
ICS
B
LOCK
D
IAGRAM
OE
P
IN
A
SSIGNMENT
Q
V
CC
Q
nQ
V
EE
Q
1
2
3
4
8
7
6
5
OE
PCLK
NPCLK
V
BB
LE
PCLK
nQ
NPCLK
ICS853001
8引脚TSSOP封装， 118万
采用3mm x 3mm X 0.95毫米包体
G封装
顶视图
V
BB
ICS853001
8引脚SOIC
3.90毫米X 4.90毫米X 1.37毫米包体
男包
顶视图
853001AG
www.icst.com/products/hiperclocks.html
1
REV 。一2005年1月29日
集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
TYPE
动力
产量
动力
产量
描述
正电源引脚。
差分输出对。 LVPECL接口电平。
负电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 3
4
5
6
7
8
注意：
名字
V
CC
Q，N Q
V
EE
V
BB
额定偏置电压在V
CC
- 1.38V.
上拉/铟（Inver）婷差分LVPECL时钟输入。 V
CC
离开的时候/ 2默认
NPCLK
输入
下拉浮动。可以接受LVPECL ， LVDS ， CML接口电平。
非INVER婷差动LVPECL时钟输入。
PCLK
输入
下拉
可以接受LVPECL ， LVDS ， CML接口电平。
高电平输出使能。当逻辑高电平时，输出使能
并跟随输入时钟。当逻辑低电平时，输出驱动器的逻辑
OE
输入
上拉
低（Q =低， NQ =高） 。 LVCMOS / LVTTL接口电平。
上拉和下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
R
下拉
R
上拉
参数
输入下拉电阻
输入上拉电阻
测试条件
最低
典型
37.5
37.5
最大
单位
K
K
853001AG
www.icst.com/products/hiperclocks.html
2
REV 。一2005年1月29日
集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
6V （ LVPECL模式下，V
EE
= 0)
-6V （ ECL模式下，V
CC
= 0)
-0.5V到V
CC
+ 0.5 V
0.5V至V
EE
- 0.5V
50mA
100mA
- 0.5毫安
-65 ℃150 ℃的
101.7 ° C / W （0米/秒）
112.7 ℃/ W（ 0 LFPM ）
注意：
强调超越那些绝对下上市
最大额定值可能会造成永久性的损害
到设备。这些评级的压力specifi-
阳离子而已。产品在功能操作
这些条件或超出任何条件
在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对马克西
妈妈额定值条件下工作会
影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
负电源电压，V
EE
输入，V
I
（ LVPECL模式）
输入，V
I
（ ECL模式）
输出，我
O
连续电流
浪涌电流
V
BB
漏/源，我
BB
贮藏温度，T
英镑
封装的热阻抗，
θ
JA
8引脚TSSOP
8引脚SOIC
（结到环境）
工作温度范围， TA -40 ° C至+ 85°C
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= 2.375V
TO
5.25V; V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
V
CC
I
EE
参数
正电源电压
电源电流
测试条件
最低
2.375
典型
3.3
最大
5.25
27
单位
V
mA
T
ABLE
3B 。 LVCMOS DC
极特
,
V
CC
= 2.375V
TO
5.25V; V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
OE
OE
OE
OE
V
CC
= V
IN
V
CC
= V
IN
-150
测试条件
最低
0.7V
CC
-0.3
典型
最大
V
CC
+ 0.3
0.3V
CC
150
单位
V
V
A
A
T
ABLE
3C 。 LVCMOS DC
极特
,
V
CC
= 0V; V
EE
= -5.25V
TO
-2.375V ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
OE
OE
OE
OE
V
CC
= V
IN
V
CC
= V
IN
-150
测试条件
最低
0.3V
EE
V
EE
- 0.3
典型
最大
0.3
0.7V
EE
150
单位
V
V
A
A
853001AG
www.icst.com/products/hiperclocks.html
3
REV 。一2005年1月29日
集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
测试条件
PCLK
NPCLK
PCLK
NPCLK
V
CC
= V
IN
V
CC
= V
IN
V
CC
= 5.25, V
IN
= 0V
V
CC
= 5.25V, V
IN
= 0V
-200
-200
0.15
1.2
V
CC
- 1.005
V
CC
- 1.78
0.6
1.0
V
CC
- 1.32
1.2
V
CC
最低
典型
最大
200
200
单位
A
A
A
A
V
V
V
V
V
V
T
ABLE
3D 。 LVPECL DC
极特
,
V
CC
= 2.375V
TO
5.25V; V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
V
CMR
V
OH
V
OL
V
摇摆
参数
输入高电流
输入低电平电流
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
输出高电压;注3
输出低电压;注3
峰至峰输出电压摆幅
偏压
V
CC
- 1.44 V
CC
- 1.38
V
BB
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为PCLK ， nPCLK为V
CC
+ 0.3V.
注3 ：输出端接50
到V
CC
- 2V.
T
ABLE
4. AC - C
极特
,
V
CC
= 0V; V
EE
= -5.25V
TO
-2.375V
符号参数
f
最大
t
PD
输出频率
传播延迟;注1
帕吨至帕吨倾斜;注2 ， 3
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
输出占空比
≤ 1GHz的
OR
V
CC
= 2.375
TO
5.25V; V
EE
= 0V ，T
A
= -40°C
TO
85°C
测试条件
最低
250
典型
最大
>2.5
500
100
单位
GHz的
ps
ps
ps
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
155.52MHz ，积分范围：
12kHz的 - 20MHz的
20 ％至80％
V
CC
= 2.375V至3.6V ，V
EE
= 0
0.03
50
48
250
52
54
ps
%
%
V
CC
> 3.6V至5.25V ，V
EE
= 0或
46
V
EE
= -5.25V至-3.6V ，V
CC
= 0
所有参数都在测
≤
1.7GHz的，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为偏移在不同的设备输出端在相同的电源电压工作，并间
以同样的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注3 ：此参数定义符合JEDEC标准65 。
853001AG
www.icst.com/products/hiperclocks.html
4
REV 。一2005年1月29日
集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
A
DDITIVE
P
HASE
J
伊特尔
在一个特定的频带内的频谱纯度从基波偏移
心理相比基波的功率被称为
dBc的相位噪声。
此值通常表示用
相位噪声图，是最常在许多特定的情节
应用程序。相位噪声定义为噪声的比值
目前电源在1Hz的乐队在距离乐趣指定的偏移量
damental频率为基波的功率值。这
比表示以分贝（ dBm的）或功率在一个比
0
-10
-20
-30
-40
-50
-60
在1Hz的频带中的根本动力。当重
指定quired偏移，相位噪声被称为
dBc的
值，
这仅仅意味着在dBm的从基波指定的偏移量
精神。通过在频域调查抖动，我们得到了一个
所需要的应用上更好地理解它的作用
信号的整个时间记录。这在数学上是可能的
来计算给定的相位噪声图的预期的误码率。
添加剂相位抖动， RMS
@ 155.52MHz （ 12kHz至20MHz ）
= 0.03ps典型
SSB P
HASE
N
OISE
dBc的/ H
Z
-70
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
100k
1M
10M
100M
O
FFSET
F
只读存储器
C
ARRIER
F
Characteristic低频
(H
Z
)
与大多数时序规范，相位噪声测量
有问题。主要问题涉及到的局限性
设备。常的设备的本底噪声是高于
该装置的本底噪声。这上面的说明。 DE-的
副满足所显示的本底噪声，但实际上可以
低。相位噪声取决于输入信号源和
测量设备。
853001AG
www.icst.com/products/hiperclocks.html
5
REV 。一2005年1月29日
QQ：2881677436 复制
