IC42S16160
文档标题
大4M x 16Bit的×4银行（ 256兆位） SDRAM
修订历史
版本号
0A
历史
最初的草案
草案日期
九月05,2003
备注
初步
所附的说明书是由ICSI提供。集成电路解决方案公司保留更改规格的权利和
产品。 ICSI会回答有关设备的问题。如果您有任何疑问，请联系ICSI办事处。
集成电路解决方案公司
DR037-0A 2003年9月5日
1
IC42S16160
4M ×16位× 4银行（ 256兆位）
同步动态RAM
特点
单3.3V （ ± 0.3V ）电源
高速时钟周期的时间-6： 166MHz的，
-7 ： 133MHz的
完全同步操作参考时钟
上升沿
可以断言在随机接入列
每个周期
四银行内部由BA0 & BA1 contorlled
（银行选择）
字节由LDQM和UDQM控制
IC42S16160
可编程的缠绕顺序（顺序/
交错）
可编程突发长度（1， 2 ，4，8和满
页）
可编程
CAS
延迟（图2和3 ）
自动预充电和预充电控制
CBR （自动）刷新和自刷新
?? LVTTL兼容的输入和输出
8,192refresh周期/ 64ms的
突发终止突发停止和预充电
命令
封装400mil 54引脚TSOP- 2
描述
该IC42S16160是高速256M比特同步的
知性动态随机存取存储器，组织
为4M ×16× 4 （字X位x行） ，分别。
同步DRAM的实现的高速数据
传输采用流水线架构和时钟
频率高达166MHz的为-6 。所有的输入和输出是
与clock.The的上升沿同步
同步DRAM与低压兼容
TTL （ LVTTL ）。这些产品被包装在54针
TSOP-2.
ICSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们对任何错误概不负责
它可能出现在本出版物中。 版权所有2000年，集成电路解决方案公司
2
集成电路解决方案公司
DR037-0A 2003年9月5日
IC42S16160
引脚功能
符号
CLK
CKE
TYPE
输入引脚
输入引脚
功能（详细）
主时钟：其它输入信号referenecd到CLK上升沿
时钟使能： CKE高激活，并且CKE低停用内部
时钟信号时，设备输入缓冲器和输出驱动器。停用时钟
提供预充电掉电和自刷新操作
（所有银行闲置） ，或主动断电（行积极参与任何银行） 。
片选：
CS
使（注册LOW ）和禁用（注册HIGH ）
命令解码器。所有的命令都被屏蔽时，
CS
注册
高。
CS
提供了与多个系统的外部组选择
银行。
CS
被认为是命令代码的一部分。
输入命令：
RAS
,
CAS
和
WE
（随着
CS ）
定义命令
被输入。
地址输入：提供行地址为ACTIVE命令，而
列地址和自动预充电位读/写
命令，以便在各自的选择的一个位置从存储器阵列的
银行。行地址是通过RA0 - RA12指定。列地址是
由CA0 - CA8规定（ IC42S16160 ）
银行地址输入： BA0和BA1确定哪个银行的积极，
读，写或预充电命令被应用。
嚣面膜/输出禁止：当DQM是高突发写入，DIN为
当前周期被屏蔽。当DQM是很高的突发读取， Dout为
禁用在下一但一个周期。
数据输入/输出：数据总线。
电源，用于在存储器阵列和外围电路。
电源被提供给唯一的输出缓冲器。
CS
输入引脚
RAS ， CAS ， WE
A0-A12
输入引脚
输入引脚
BA0,BA1
DQM ， UDQM ， LDQM
输入引脚
输入引脚
DQ0到DQ15
V
DD
,
V
SS
V
DDQ
,
V
SSQ
I / O引脚
电源引脚
电源引脚
集成电路解决方案公司
DR037-0A 2003年9月5日
5
QQ：2881677436 复制
