ICS501
LOCO PLL
LOCK
M
ULTIPLIER
描述
该ICS501 LOCO
TM
是最具成本效益的方式
产生高品质，高频率的时钟输出
从较低频率晶体或时钟输入。名字
LOCO代表的低成本振荡器，因为它被设计
来代替晶体振荡器在大多数电子
系统。采用锁相环（PLL）的技术，
该设备采用标准的基本模式，
便宜的晶体以产生输出时钟高达160
兆赫。
存储在芯片中的ROM是产生9的能力
不同的乘法因子，使一个芯片
输出许多共同的频率（见页的表
2).
该器件还具有输出使能引脚，
三态时钟输出，当OE引脚被拉低。
该产品是用于时钟生成。它具有低
输出抖动（变化在输出期间），但输入到
输出偏移和抖动都没有定义或保证。
对于需要定义输入输出的应用
歪斜，使用ICS570B 。
特点
封装为8脚SOIC或死亡
可在Pb（铅）免费包装
ICS “成本最低的PLL时钟
零ppm的乘法错误
27兆赫 - 5输入晶振频率
50兆赫 - 2个输入时钟频率
输出时钟频率高达160 MHz的
25ps的非常低的抖动（一个西格玛）
兼容所有流行的CPU
45/55高达160 MHz的占空比
九可选频率
的3.3V或5.5V工作电压
三态输出，用于板级测试
在TTL电平25毫安驱动能力
理想的替代振荡器
提供工业温度级版本
先进的低功耗CMOS工艺
框图
VDD
S1:0
X1/ICLK
晶体或
时钟输入
X2
2
水晶
振荡器
PLL时钟
倍增器
电路
和ROM
CLK
选购液晶电容
GND
OE
MDS 501
I N T E GRAて维C我R C U I吨S y时S T ê米每秒
●
1
5月25日比赛STRE等，圣乔本身， CA 9 5126
●
修订版071304
TE L（ 40 8 ） 2 97-12 01
●
W W瓦特I C ST 。 C 0米
ICS501
LOCO
PLL时钟乘法器
引脚分配
时钟输出表
S1 S0
CLK
最小输入
0
X1 / CLK我
VDD
GND
S1
1
2
3
4
8
7
6
5
X2
OE
S0
CLK
0
0
M
M
M
8丕N（ 150英里L） SOI
1
1
1
0
M
1
0
M
1
0
M
1
4X输入
5.3125X输入
5X输入
6.25X输入
2X输入
3.125X输入
6X输入
3X输入
8X输入
每4页
20兆赫
每4页
4兆赫
每4页
8兆赫
每4页
每4页
每4页
0 =直接连接到接地
1 =直接连接到VDD
M =悬空（浮动）
常见的输出频率的例子（兆赫）
产量
输入
选择（ S1，S0 ）
产量
输入
选择（ S1，S0 ）
20
24
30
32
33.33
37.5
40
48
50
60
62.5
10
M, M
64
12
M, M
66.66
10
1, M
72
16
M, M
75
16.66
M, M
80
12
M, 1
83.33
10
0, 0
90
12
0, 0
100
16.66
1, M
106.25
10
1, 0
120
20
M, 1
125
16
0, 0
16.66
0, 0
12
1, 0
12
M, 0
10
1, 1
16.66
0, 1
15
1, 0
20
0, 1
20
0, M
15
1, 1
20
M, 0
引脚说明
针
数
1
2
3
4
5
6
7
8
针
名字
XI / ICLK
VDD
GND
S1
CLK
S0
OE
X2
针
TYPE
输入
动力
动力
三电平Iinput
产量
三电平输入
输入
产量
引脚说明
水晶连接或时钟输入。
连接到+3.3 V或5 V.
连接到地面。
选择1的输出时钟。连接到GND或VDD或浮。
每桌上面的时钟输出。
选择0输出时钟。连接到GND或VDD或浮。
输出使能。三态CLK输出低电平时。内部上拉。
水晶连接。悬空的时钟输入。
MDS 501
在TE碎电路系统
●
2
525镭CE街，加利福尼亚州圣何塞， 9512 6
●
修订版071304
电话：（ 08 4 ）297 -1 201
●
W W瓦特I C S T 。 C 0米
ICS501
LOCO
PLL时钟乘法器
外部元件
去耦电容
对于任何高性能的混合信号IC，该
ICS501必须从系统的电源分离
噪音进行优化。
0.01μF的去耦电容必须连接
之间的VDD和GND 。它必须连接
靠近ICS501以减少引线电感。没有
外部电源滤波所需的
ICS501.
晶体负载电容
芯片上的总电容约为12pF的。一
并联谐振，基本模式晶体应该是
使用。该器件晶振连接应包括
垫，用于小电容从X1到地面，并从
X 2接地。这些电容器用于调节
电路板的寄生电容相匹配的名义上
所需的晶体负载电容。由于负载
电容只能在此修整增加
过程中，要保持杂散电容到是很重要的
最低用很短的PCB走线（无孔）
晶体和器件之间。水晶电容，如果
需要的话，必须从各个销X1的连接
和X2接地。
这些水晶瓶盖的值（单位为pF ）应该等于
(C
L
-12 pF的）* 2 。在这个方程，C
L
=晶体负载
电容的单位为pF 。例如：对于一个16 pF的晶体
负载电容，每个电容的晶体将8 pF的
[(16-12) x 2] = 8.
系列终端电阻
一个33Ω终端电阻，可以使用旁边的CLK
引脚走线长度超过一英寸。
MDS 501
在TE GRAT主编电路SYST EMS
●
3
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
●
修订版071304
吨EL （ 4 08 ） 297 201 -1
●
W W瓦特I C S T 。 C 0米
ICS501
LOCO
PLL时钟乘法器
绝对最大额定值
上面讲下面列出的收视率可能会导致对ICS501永久性损坏。这些评价，其中
对于ICS商业额定零件标准值，只是应力额定值。的功能操作
器件在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有输入和输出
工作环境温度
储存温度
焊接温度
7V
等级
-0.5 V至VDD + 0.5 V
-40至+ 85°C
-65到+ 150°C
260°C
推荐工作条件
参数
工作环境温度
电源电压（相对于GND测量）
分钟。
0
+3.0
典型值。
马克斯。
+70
+5.5
单位
°C
V
DC电气特性
VDD = 5.0 V± 5 ％
，环境温度0 + 70 ° C，除非另有说明
参数
工作电压
输入高电压，只有ICLK
输入低电压，只有ICLK
输入高电压
输入低电压
输入高电压
输入低电压
输出高电压
输出低电压
IDD工作电源电流， 20
短路电流
符号
VDD
V
IH
V
IL
V
IH
V
IL
V
IH
V
IL
V
OH
V
OL
条件
ICLK （引脚1）
ICLK （引脚1）
OE （引脚7 ）
OE （引脚7 ）
S0, S1
S0, S1
I
OH
= -25毫安
I
OL
= 25毫安
无负载， 100M
CLK输出
分钟。
3.0
(VDD/2)+1
典型值。
马克斯。
5.5
(VDD/2)-1
单位
V
V
V
V
V
V
V
V
V
mA
mA
2.0
0.8
VDD-0.5
0.5
2.4
0.4
20
+70
MDS 501
在TE GRAT主编电路SYST EMS
●
4
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
●
修订版071304
吨EL （ 4 08 ） 297 201 -1
●
W W瓦特I C S T 。 C 0米
ICS501
LOCO
PLL时钟乘法器
参数
片内上拉电阻
输入电容， S1， S0和OE
额定输出阻抗
符号
条件
7针
引脚4,6 ， 7
分钟。
典型值。
270
4
20
马克斯。
单位
k
pF
AC电气特性
VDD = 5.0 V± 5 ％ ，
环境温度0 + 70 ° C，除非另有说明
参数
输入频率，晶振输入
输入频率，时钟输入
输出频率， VDD = 4.5 5.5 V
输出频率， VDD = 3.0 3.6 V
输出时钟上升时间
输出时钟下降时间
输出时钟占空比
PLL带宽
输出使能时间， OE高
输出ON
输出禁止时间， OE低
三州
绝对时钟周期抖动
一个西格玛时钟周期抖动
注1：与15 pF负载。
符号
F
IN
F
IN
F
OUT
F
OUT
t
OR
t
OF
t
OD
条件
分钟。
5
2
典型值。
MAX 。单位
27
50
160
140
100
90
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
ns
ns
55
%
千赫
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0.8 2.0 V，注1
2.0 8.0 V，注1
1.5 V至
160兆赫
13
13
13
13
1
1
45
10
50
50
49-51
ns
ns
ps
ps
t
ja
t
js
从偏差
意味着
+70
25
MDS 501
在TE GRAT主编电路SYST EMS
●
5
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
●
修订版071304
吨EL （ 4 08 ） 297 201 -1
●
W W瓦特I C S T 。 C 0米
QQ：2880707522 复制
