IC41C16256
IC41LV16256
文档标题
256Kx16位动态RAM与EDO页面模式
修订历史
版本号
0A
0B
0C
历史
最初的草案
修订的错字第20页
添加无铅封装
草案日期
备注
八月9,2001
十二月18,2001
四月23,2004
所附的说明书是由ICSI提供。集成电路解决方案公司保留更改规格的权利和
产品。 ICSI会回答有关设备的问题。如果您有任何疑问，请联系ICSI办事处。
集成电路解决方案公司
DR018-0C 2004年4月23日
1
IC41C16256
IC41LV16256
256K ×16 （ 4兆位）动态RAM
与EDO页模式
特点
扩展数据输出（ EDO ）页面模式存取周期
TTL兼容的输入和输出;三态I / O
刷新间隔： 512次/ 8毫秒
刷新方式：
RAS -只， CAS先于RAS
（CBR） ，
隐
单电源供电：
5V ±10 ％ （ IC41C16256 ）
3.3V±10 ％ （ IC41LV16256 ）
字节通过两个写和字节读取操作
CAS
INDUSTRAIL温度范围-40
o
C至85
o
C
无铅封装可用
描述
该
ICSI
IC41C16256和IC41LV16256是262,144 X 16
位高性能CMOS动态随机存取Memo-
里斯。该IC41C16256提供了一个加速周期访问
所谓EDO页面模式。 EDO页面模式允许512随机
与存取周期时间尽可能短的单列内访问
如每16位字为10 ns 。该字节写入控制上，而
低字节，使得IC41C16256适合用于
16-， 32位宽的数据总线系统。
这些特性使得IC41C16256and IC41LV16256理想
适合于高带宽图形，数字信号处理，
高性能计算系统和外围
应用程序。
该IC41C16256封装在一个40引脚400mil SOJ和
400mil TSOP -2。
关键时序参数
参数
马克斯。
RAS
访问时间（吨
RAC
)
马克斯。
CAS
访问时间（吨
CAC
)
马克斯。列地址访问时间（t
AA
)
分钟。 EDO页面模式周期时间（t
PC
)
分钟。读/写周期时间（T
RC
)
-25(5V)
25
8
12
10
45
-35
35
10
18
12
60
-50
50
14
25
20
90
-60
60
15
30
25
110
单位
ns
ns
ns
ns
ns
销刀豆网络gurations
40引脚TSOP- 2
VCC
I/O0
I/O1
I/O2
I/O3
VCC
I/O4
I/O5
I/O6
I/O7
1
2
3
4
5
6
7
8
9
10
40
39
38
37
36
35
34
33
32
31
GND
I/O15
I/O14
I/O13
I/O12
GND
I/O11
I/O10
I/O9
I/O8
40引脚SOJ
VCC
I/O0
I/O1
I/O2
I/O3
VCC
I/O4
I/O5
I/O6
I/O7
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
GND
I/O15
I/O14
I/O13
I/O12
GND
I/O11
I/O10
I/O9
I/O8
NC
LCAS
UCAS
OE
A8
A7
A6
A5
A4
GND
引脚说明
A0-A8
I/O0-15
WE
OE
RAS
UCAS
LCAS
VCC
GND
NC
地址输入
数据输入/输出
写使能
OUTPUT ENABLE
行地址选通
上部列地址选通
下列地址选通
动力
地
无连接
NC
NC
WE
RAS
NC
A0
A1
A2
A3
VCC
11
12
13
14
15
16
17
18
19
20
30
29
28
27
26
25
24
23
22
21
NC
LCAS
UCAS
OE
A8
A7
A6
A5
A4
GND
NC
WE
RAS
NC
A0
A1
A2
A3
VCC
IC41C16256
IC41LV16256
功能说明
该IC41C16256和IC41LV16256是CMOS DRAM的
高速带宽进行了优化，低功率应用
系统蒸发散。在读或写周期，每个位是唯一
通过18位地址寻址。这些都是恩
羊羔9位（ A0 A8）的时间。行地址锁存
由行地址选通（RAS）的。列地址
由列地址选通锁存（CAS）的
.
该IC41C16256和IC41LV16256有两个
CAS
控制，
LCAS
和
UCAS 。
该
LCAS
和
UCAS
内部输入
生成
CAS
在同一MAN-信号功能
仪到单
CAS
输入上的其他256K ×16
DRAM的。在关键的区别是，每个
CAS
控制其
对应的I / O三态逻辑（结合
OE
和
WE
和
RAS ） 。 LCAS
控制I / O 0至I / O7与
UCAS
控制I / O 8通过I / O15 。
该IC41C16256和IC41LV16256
CAS
功能
由所述第一确定
CAS
（ LCAS或
UCAS ）
过渡
低，最后过渡回高电平。两
CAS
控制给IC41C16256两个字节读取
字节写周期的能力。
刷新周期
保留数据， 512刷新周期需要在每
8毫秒的时间。有两种方法来刷新存储器。
1.计时每512行地址（ A0通过
A8 ）与
RAS
至少每8毫秒。任何读，写，
读 - 修改 - 写或
RAS-只
周期刷新
寻址的行。
2.使用
CAS先于RAS
刷新周期。
CAS-直至─
RAS
刷新由下降沿激活
RAS ，
同时举行
CAS
低。在
CAS先于RAS
刷新
周期，内部9位计数器提供的行AD-
礼服和外部地址输入将被忽略。
CAS先于RAS
是刷新-only模式，没有数据
访问或设备的选择是允许的。因此，输出
在循环过程中保持在高阻状态。
扩展数据输出页面模式
EDO页面模式操作允许之内的所有512列
所选择的行，以在较高的数据进行随机访问
率。
在EDO页面模式读取周期，数据输出被保持到
NEXT
CAS
周期的下降沿，而不是上升沿边缘。
出于这个原因，在EDO页中的有效数据输出时间
用快速页面模式相比方式被延长。在
在快速页面方式中，有效数据输出时间变
较短的
CAS
周期时间变短。因此，
在EDO页模式，在读周期的时序裕量
比的快速页面模式，即使大
CAS
周期
时间变短。
在EDO页模式中，由于扩展的数据的功能，该
CAS
周期时间可以比在快速页面模式短
如果定时余量是相同的。
江户时代页面模式允许同时读取和写入操作
在一个系统蒸发散
RAS
周期，但性能
等同于在此情况下，快速页模式。
存储周期
存储器周期是由带启动
RAS
低，这是
通过返回两个终止
RAS
和
CAS
HIGH 。对
保证器件正常工作和数据完整性的任何
存储器周期，一旦启动，不能结束或
最低吨前中止
RAS
时间已经过期。新
周期不能启动，直到最小的预充电
时间T
RP
, t
CP
是否已经过去。
读周期
读周期由下降沿启动
CAS
or
OE ，
为准过去，一边拿着
WE
HIGH 。该
列地址必须对指定的最小时间
经t
AR
。数据输出变为有效只有当T
RAC
, t
AA
, t
CAC
和T
OE
都不满意。其结果是，在存取时间是
依赖于它们之间的定时关系
参数。
POWER- ON
应用在V后
CC
供应的初始暂停
200 μs的需要之后至少8初始
化周期（含周期的任意组合
RAS
信号）。
上电过程中，则建议
RAS
与跟踪
V
CC
或在一个有效的V举行
IH
为了避免电流浪涌。
写周期
写周期是由下降沿启动
CAS
和
WE ，
为准过去。输入数据必须是有效的
在或下降沿之前
CAS
or
WE ，
任何
先发生。
集成电路解决方案公司
DR018-0C 2004年4月23日
5
IC41C16256
IC41LV16256
文档标题
256Kx16位动态RAM与EDO页面模式
修订历史
版本号
0A
0B
0C
历史
最初的草案
修订的错字第20页
添加无铅封装
草案日期
备注
八月9,2001
十二月18,2001
四月23,2004
所附的说明书是由ICSI提供。集成电路解决方案公司保留更改规格的权利和
产品。 ICSI会回答有关设备的问题。如果您有任何疑问，请联系ICSI办事处。
集成电路解决方案公司
DR018-0C 2004年4月23日
1
IC41C16256
IC41LV16256
256K ×16 （ 4兆位）动态RAM
与EDO页模式
特点
扩展数据输出（ EDO ）页面模式存取周期
TTL兼容的输入和输出;三态I / O
刷新间隔： 512次/ 8毫秒
刷新方式：
RAS -只， CAS先于RAS
（CBR） ，
隐
单电源供电：
5V ±10 ％ （ IC41C16256 ）
3.3V±10 ％ （ IC41LV16256 ）
字节通过两个写和字节读取操作
CAS
INDUSTRAIL温度范围-40
o
C至85
o
C
无铅封装可用
描述
该
ICSI
IC41C16256和IC41LV16256是262,144 X 16
位高性能CMOS动态随机存取Memo-
里斯。该IC41C16256提供了一个加速周期访问
所谓EDO页面模式。 EDO页面模式允许512随机
与存取周期时间尽可能短的单列内访问
如每16位字为10 ns 。该字节写入控制上，而
低字节，使得IC41C16256适合用于
16-， 32位宽的数据总线系统。
这些特性使得IC41C16256and IC41LV16256理想
适合于高带宽图形，数字信号处理，
高性能计算系统和外围
应用程序。
该IC41C16256封装在一个40引脚400mil SOJ和
400mil TSOP -2。
关键时序参数
参数
马克斯。
RAS
访问时间（吨
RAC
)
马克斯。
CAS
访问时间（吨
CAC
)
马克斯。列地址访问时间（t
AA
)
分钟。 EDO页面模式周期时间（t
PC
)
分钟。读/写周期时间（T
RC
)
-25(5V)
25
8
12
10
45
-35
35
10
18
12
60
-50
50
14
25
20
90
-60
60
15
30
25
110
单位
ns
ns
ns
ns
ns
销刀豆网络gurations
40引脚TSOP- 2
VCC
I/O0
I/O1
I/O2
I/O3
VCC
I/O4
I/O5
I/O6
I/O7
1
2
3
4
5
6
7
8
9
10
40
39
38
37
36
35
34
33
32
31
GND
I/O15
I/O14
I/O13
I/O12
GND
I/O11
I/O10
I/O9
I/O8
40引脚SOJ
VCC
I/O0
I/O1
I/O2
I/O3
VCC
I/O4
I/O5
I/O6
I/O7
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
GND
I/O15
I/O14
I/O13
I/O12
GND
I/O11
I/O10
I/O9
I/O8
NC
LCAS
UCAS
OE
A8
A7
A6
A5
A4
GND
引脚说明
A0-A8
I/O0-15
WE
OE
RAS
UCAS
LCAS
VCC
GND
NC
地址输入
数据输入/输出
写使能
OUTPUT ENABLE
行地址选通
上部列地址选通
下列地址选通
动力
地
无连接
NC
NC
WE
RAS
NC
A0
A1
A2
A3
VCC
11
12
13
14
15
16
17
18
19
20
30
29
28
27
26
25
24
23
22
21
NC
LCAS
UCAS
OE
A8
A7
A6
A5
A4
GND
NC
WE
RAS
NC
A0
A1
A2
A3
VCC
IC41C16256
IC41LV16256
功能说明
该IC41C16256和IC41LV16256是CMOS DRAM的
高速带宽进行了优化，低功率应用
系统蒸发散。在读或写周期，每个位是唯一
通过18位地址寻址。这些都是恩
羊羔9位（ A0 A8）的时间。行地址锁存
由行地址选通（RAS）的。列地址
由列地址选通锁存（CAS）的
.
该IC41C16256和IC41LV16256有两个
CAS
控制，
LCAS
和
UCAS 。
该
LCAS
和
UCAS
内部输入
生成
CAS
在同一MAN-信号功能
仪到单
CAS
输入上的其他256K ×16
DRAM的。在关键的区别是，每个
CAS
控制其
对应的I / O三态逻辑（结合
OE
和
WE
和
RAS ） 。 LCAS
控制I / O 0至I / O7与
UCAS
控制I / O 8通过I / O15 。
该IC41C16256和IC41LV16256
CAS
功能
由所述第一确定
CAS
（ LCAS或
UCAS ）
过渡
低，最后过渡回高电平。两
CAS
控制给IC41C16256两个字节读取
字节写周期的能力。
刷新周期
保留数据， 512刷新周期需要在每
8毫秒的时间。有两种方法来刷新存储器。
1.计时每512行地址（ A0通过
A8 ）与
RAS
至少每8毫秒。任何读，写，
读 - 修改 - 写或
RAS-只
周期刷新
寻址的行。
2.使用
CAS先于RAS
刷新周期。
CAS-直至─
RAS
刷新由下降沿激活
RAS ，
同时举行
CAS
低。在
CAS先于RAS
刷新
周期，内部9位计数器提供的行AD-
礼服和外部地址输入将被忽略。
CAS先于RAS
是刷新-only模式，没有数据
访问或设备的选择是允许的。因此，输出
在循环过程中保持在高阻状态。
扩展数据输出页面模式
EDO页面模式操作允许之内的所有512列
所选择的行，以在较高的数据进行随机访问
率。
在EDO页面模式读取周期，数据输出被保持到
NEXT
CAS
周期的下降沿，而不是上升沿边缘。
出于这个原因，在EDO页中的有效数据输出时间
用快速页面模式相比方式被延长。在
在快速页面方式中，有效数据输出时间变
较短的
CAS
周期时间变短。因此，
在EDO页模式，在读周期的时序裕量
比的快速页面模式，即使大
CAS
周期
时间变短。
在EDO页模式中，由于扩展的数据的功能，该
CAS
周期时间可以比在快速页面模式短
如果定时余量是相同的。
江户时代页面模式允许同时读取和写入操作
在一个系统蒸发散
RAS
周期，但性能
等同于在此情况下，快速页模式。
存储周期
存储器周期是由带启动
RAS
低，这是
通过返回两个终止
RAS
和
CAS
HIGH 。对
保证器件正常工作和数据完整性的任何
存储器周期，一旦启动，不能结束或
最低吨前中止
RAS
时间已经过期。新
周期不能启动，直到最小的预充电
时间T
RP
, t
CP
是否已经过去。
读周期
读周期由下降沿启动
CAS
or
OE ，
为准过去，一边拿着
WE
HIGH 。该
列地址必须对指定的最小时间
经t
AR
。数据输出变为有效只有当T
RAC
, t
AA
, t
CAC
和T
OE
都不满意。其结果是，在存取时间是
依赖于它们之间的定时关系
参数。
POWER- ON
应用在V后
CC
供应的初始暂停
200 μs的需要之后至少8初始
化周期（含周期的任意组合
RAS
信号）。
上电过程中，则建议
RAS
与跟踪
V
CC
或在一个有效的V举行
IH
为了避免电流浪涌。
写周期
写周期是由下降沿启动
CAS
和
WE ，
为准过去。输入数据必须是有效的
在或下降沿之前
CAS
or
WE ，
任何
先发生。
集成电路解决方案公司
DR018-0C 2004年4月23日
5
QQ：2881677436 复制
