.
IBM0418A81QLAB
IBM0418A41QLAB
IBM0436A81QLAB
IBM0436A41QLAB
8MB （ 256Kx36 & 512x18 ）和4Mb的（ 128Kx36 & 256Kx18 ） SRAM
特点
8Mb的： 256K ×36或512K ×18团体
4MB ： 128K ×36或256K ×18团体
0.25微米CMOS技术
操作与同步管道模式
自定时迟写
单差分扩展HSTL时钟
+ 3.3V电源，接地， 1.5V V
DDQ
和
0.75V V
REF
HSTL输入和输出电平
注册的地址，写使能，同步的
理性选择，而数据项
注册的输出
通用I / O
异步输出使能
同步掉电输入
采用边界扫描JTAG集有限
1149.1功能
字节写入能力和全局写使能
7× 17焊球的球栅阵列封装用
SRAM JEDEC标准引脚和边界
扫描顺序
描述
4MB的和8MB SRAM的- IBM0436A41QLAB ，
IBM0418A41QLAB ， IBM0418A81QLAB和
IBM0436A81QLAB -是同步的管道
模式，高性能的CMOS静态随机
存取存储器是通用的，具有广泛的I / O ，
并能达到3.0ns的周期时间。差
时钟被用于启动读/写操作
和所有的内部操作是自定时的。在利培
在K时钟的边沿，所有的地址，直写
启用，同步选择和数据项注册
在内部。数据前前后后从输出寄存器更新
TER值关在K时钟的下一个上升沿。一个跨
最终写入缓冲区允许写入数据按照一个周期
后的地址和控制。该芯片被操作
与+ 3.3V单电源供电，兼容
与HSTL I / O接口。
crrh3316.08
12/00
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
页26 1
IBM0418A81QLAB IBM0436A81QLAB
IBM0418A41QLAB IBM0436A41QLAB
8MB （ 256Kx36 & 512x18 ）和4Mb的（ 128Kx36 & 256Kx18 ） SRAM
X36 BGA引脚
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQ19
DQ22
V
DDQ
DQ24
DQ25
V
DDQ
DQ34
DQ33
V
DDQ
DQ31
DQ28
NC
NC
V
DDQ
2
SA
NC
SA
DQ18
DQ20
DQ21
DQ23
DQ26
V
DD
DQ35
DQ32
DQ30
DQ29
DQ27
SA
NC
TMS
3
SA
SA
SA
V
SS
V
SS
V
SS
SBWc
V
SS
V
REF
V
SS
SBWd
V
SS
V
SS
V
SS
M1*
SA
TDI
4
NC
NC
V
DD
ZQ
SS
G
NC
NC
V
DD
K
K
SW
SA
SA
V
DD
SA
TCK
5
SA
SA
SA
V
SS
V
SS
V
SS
SBWb
V
SS
V
REF
V
SS
SBWa
V
SS
V
SS
V
SS
M2*
SA
TDO
6
SA
NC,SA(8Mb)
SA
DQ9
DQ11
DQ12
DQ14
DQ17
V
DD
DQ8
DQ5
DQ3
DQ2
DQ0
SA
NC
NC
7
V
DDQ
NC
NC
DQ10
DQb13
V
DDQ
DQb15
DQb16
V
DDQ
DQ7
DQ6
V
DDQ
DQ4
DQ1
NC
ZZ
V
DDQ
注意：
* M1和M2的时钟模式引脚。对于本申请中， M1和M2需要连接到V
SS
和V
DD
分别。
X18 BGA引脚
（ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQ14
NC
V
DDQ
NC
DQ17
V
DDQ
NC
DQ12
V
DDQ
DQ11
NC
NC
NC
V
DDQ
2
SA
NC
SA
NC
DQ15
NC
DQ16
NC
V
DD
DQ13
NC
DQ10
NC
DQ9
SA
SA
TMS
3
SA
SA
SA
V
SS
V
SS
V
SS
SBWb
V
SS
V
REF
V
SS
NC
V
SS
V
SS
V
SS
M1
SA
TDI
4
NC
NC
V
DD
ZQ
SS
G
NC
NC
V
DD
K
K
SW
SA
SA
V
DD
NC
TCK
5
SA
SA
SA
V
SS
V
SS
V
SS
NC
V
SS
V
REF
V
SS
SBWa
V
SS
V
SS
V
SS
M2
SA
TDO
6
SA
NC,SA(8Mb)
SA
DQ0
NC
DQ2
NC
DQ4
V
DD
NC
DQ7
NC
DQ6
NC
SA
SA
NC
7
V
DDQ
NC
NC
NC
DQ1
V
DDQ
DQ3
NC
V
DDQ
DQ8
NC
V
DDQ
NC
DQ5
NC
ZZ
V
DDQ
注意：
* M1和M2的时钟模式引脚。对于本申请中， M1和M2需要连接到V
SS
和V
DD
分别。
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
crrh3316.08
12/00
第26 2
IBM0418A81QLAB IBM0436A81QLAB
IBM0418A41QLAB IBM0436A41QLAB
8MB （ 256Kx36 & 512x18 ）和4Mb的（ 128Kx36 & 256Kx18 ） SRAM
引脚说明
地址输入
SA0 - SA18为512K ×18
SA0 - SA17为256K ×36
SA0 - SA17为256K ×18
SA0 - SA16为128K ×36
数据I / O
DQ0 - DQ17为512K ×18
DQ0 - DQ35为256K ×36
差分输入寄存器时钟
写使能，全球
写使能，一个字节（ DQ0 - DQ8 ）
写使能， BYTE B （ DQ9 - DQ17 ）
写使能，字节C（ DQ18 - DQ26 ）
写使能，字节D（ DQ27 - DQ35 ）
IEEE 1149.1测试输入（ LVTTL电平）
IEEE 1149.1测试输出（ LVTTL电平）
SA0-SA18
G
异步输出使能
DQ0-DQ35
SS
同步选择
K, K
SW
SBWa
SBWb
SBWc
SBWd
TMS ， TDI ， TCK
TDO
M1, M2
V
REF
(2)
V
DD
V
SS
V
DDQ
ZZ
ZQ
NC
时钟模式输入 - 选择单或双时钟
操作。
HSTL输入参考电压
电源（ + 3.3V ）
地
输出电源
同步睡眠模式
输出驱动器阻抗控制
无连接
crrh3316.08
12/00
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
第26 3
IBM0418A81QLAB IBM0436A81QLAB
IBM0418A41QLAB IBM0436A41QLAB
8MB （ 256Kx36 & 512x18 ）和4Mb的（ 128Kx36 & 256Kx18 ） SRAM
订购信息
产品型号
IBM0418A41QLAB - 3P
IBM0418A41QLAB - 3
IBM0418A41QLAB - 3F
IBM0418A41QLAB - 3N
IBM0418A41QLAB - 4
IBM0418A41QLAB - 5
IBM0436A41QLAB - 3P
IBM0436A41QLAB - 3
IBM0436A41QLAB - 3F
IBM0436A41QLAB - 3N
IBM0436A41QLAB - 4
IBM0436A41QLAB - 5
IBM0418A81QLAB - 3P
IBM0418A81QLAB - 3
IBM0418A81QLAB - 3F
IBM0418A81QLAB - 3N
IBM0418A81QLAB - 4
IBM0418A81QLAB - 5
IBM0436A81QLAB -3P
IBM0436A81QLAB -3
IBM0436A81QLAB -3F
IBM0436A81QLAB - 3N
IBM0436A81QLAB -4
IBM0436A81QLAB -5
组织
256K ×18
256K ×18
256K ×18
256K ×18
256K ×18
256K ×18
128K X 36
128K X 36
128K X 36
128K X 36
128K X 36
128K X 36
512K ×18
512K ×18
512K ×18
512K ×18
512K ×18
512K ×18
256K ×36
256K ×36
256K ×36
256K ×36
256K ×36
256K ×36
速度
1.5ns访问/ 3.0ns周期
1.7ns访问/ 3.0ns周期
1.8ns访问/ 3.3ns周期
1.8ns访问/ 3.7ns周期
2.0ns访问/ 4.0ns周期
2.25ns访问/5.0ns周期
1.5ns访问/ 3.0ns周期
1.7ns访问/ 3.0ns周期
1.8ns访问/ 3.3ns周期
1.8ns访问/ 3.7ns周期
2.0ns访问/ 4.0ns周期
2.25ns访问/5.0ns周期
1.5ns访问/ 3.0ns周期
1.7ns访问/ 3.0ns周期
1.8ns访问/ 3.3ns周期
1.8ns访问/ 3.7ns周期
2.0ns访问/ 4.0ns周期
2.25ns访问/5.0ns周期
1.5ns访问/ 3.0ns周期
1.7ns访问/ 3.0ns周期
1.8ns访问/ 3.3ns周期
1.8ns访问/ 3.7ns周期
2.0ns访问/ 4.0ns周期
2.25ns访问/5.0ns周期
LEADS
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
7 ×17 BGA
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
crrh3316.08
12/00
第26 4
IBM0418A81QLAB IBM0436A81QLAB
IBM0418A41QLAB IBM0436A41QLAB
8MB （ 256Kx36 & 512x18 ）和4Mb的（ 128Kx36 & 256Kx18 ） SRAM
框图
SBW
REG
SBW
读
REG ADD
WRITE0
REG ADD
WRITE1
REG ADD
SBW0
REG
行译码
SA0-SA18
DOC_MUX0
2 ： 1 MUX
DOC_Array0
读
K
山口解码
读/ WR放大器
写
LATCH
MATCH1
MATCH
SS
WR_BUF1
ZZ
SW
LATCH0
DOC_MUX2
2 ： 1 MUX
SW0
REG
SW1
REG
DOC_MUX1
2 ： 1 MUX
SS0
REG
SS1
REG
DOC_
DOUT0
G
DQ0-DQ35
crrh3316.08
12/00
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
第26 5
WR_BUF0
