快速
2K ×9双端口
静态RAM繁忙&中断
集成设备技术有限公司
IDT70121S/L
IDT70125S/L
产品特点：
高速访问
- 商业：25 /35/ 45 / 55ns （最大值）
低功耗运行
- IDT70121 / 70125S
主动： 500毫瓦（典型值）。
待机： 5毫瓦（典型值）。
- IDT70121 / 70125L
主动： 500毫瓦（典型值）。
待机：为1mW （典型值）。
从任何一个端口全台异步操作
MASTER IDT70121轻松扩展数据总线宽度为18
位或更多使用SLAVE IDT70125芯片
片上端口仲裁逻辑（ IDT70121只）
忙
法师输出标志;
忙
输入从机上
INT
标志的端口到端口的通信
电池备份操作-2V的数据保留
TTL兼容，信号5V （ ± 10 ％ ）电源
提供52引脚PLCC
工业级温度范围（ -40 ° C至+ 85°C ）是可用
能，测试军事电气规范
描述：
该IDT70121 / IDT70125是高速2K ×9双端口
静态RAM 。该IDT70121被设计为用作
单机9位双端口RAM或为“ MASTER ”双端口
RAM与IDT70125 “从”双港18-在一起
位或更多的字宽度的系统。采用IDT MASTER /
在18位或增多的内存SLAVE双口RAM的方法
系统应用成果在全速度，无故障运行
无需额外的分立逻辑。
这两款器件提供独立的两个独立端口
控制，地址和I / O引脚，允许独立的，异步
异步的存取为读或写操作的任何位置在存储器中。
自动断电功能，通过控制
CE
，证
芯片上的电路，每个端口的输入非常低的待机
功率模式。
该IDT70121 / IDT70125利用9位宽的数据路径
允许数据/控制和奇偶校验位，在该用户的选择。这
特征是在数据通信中是特别有用
应用中，有必要使用一个奇偶校验位
发送/接收错误检查。
功能框图
OE
L
CE
L
R/
W
L
OE
R
R/
W
R
CE
R
I / O
0L
- I / O
8L
I / O
控制
I / O
控制
I / O
0R
-I / O
8R
忙
L
(1,2)
忙
R
地址
解码器
11
(1,2)
A
10L
A
0L
内存
ARRAY
地址
解码器
A
11R
A
0R
11
注意事项：
1. 70121 （ MASTER ） ：
忙
非三
说明推挽
输出。
70125 （ SLAVE ） ：
忙
输入。
2.
INT
是图腾柱
输出。
CE
L
OE
L
R/
W
L
仲裁
打断
SEMAPHORE
逻辑
CE
R
OE
R
R/
W
R
INT
L(2)
INT
R
2654 DRW 01
(2)
IDT标志是集成设备技术，Inc.的注册商标。
商业级温度范围
1996集成设备技术有限公司
有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。
1996年10月
DSC-2654/4
6.10
1
IDT 70121 / 70125S / L
HIGH -SPEED 2K ×9双端口静态繁忙&中断RAM
商业级温度范围
说明（续） ：
采用IDT的CMOS高性能的制作
技术，这些器件通常在仅500mW的操作
力。低功率（ L）版本提供电池备份数据
每个端口的典型功耗为200μW保持能力
从2V电池。
该IDT70121 / IDT70125设备均采用52引脚
PLCC 。
销刀豆网络gurations
(1,2)
W
L
W
R
R/
INT
R
INT
L
R/
V
CC
A
10R
A
10L
CE
L
CE
R
A
0L
OE
L
指数
忙
R
忙
L
21
22
23
24
25
26
27
28
29
30
31
32
I / O
4L
I / O
5L
I / O
6L
I / O
7L
I / O
8L
GND
I / O
0R
I / O
1R
I / O
2R
I / O
3R
I / O
4R
I / O
5R
I / O
6R
33
A
1L
A
2L
A
3L
A
4L
A
5L
A
6L
A
7L
A
8L
A
9L
I / O
0L
I / O
1L
I / O
2L
I / O
3L
9
10
11
12
13
14
15
16
17
18
19
20
1
8
46
45
44
43
OE
R
A
0R
A
1R
A
2R
A
3R
A
4R
A
5R
A
6R
A
7R
A
8R
A
9R
I / O
8R
I / O
7R
推荐的工作温度
与电源电压
GRADE
广告
环境温度
0 ° C至+ 70°C
GND
0V
V
CC
5.0V
±
10%
2654 TBL 02
51
50
7
6
3
52
49
5
2
48
4
IDT70121/125
J52-1
PLCC
顶视图
(3)
47
42
41
40
39
38
37
36
35
34
建议的直流
工作条件
符号
V
CC
GND
V
IH
V
IL
参数
电源电压
电源电压
输入高电压
输入低电压
分钟。
4.5
0
2.2
–0.5
(1)
典型值。
5
0
–
–
马克斯。
5.5
0.0
6.0
(2)
0.8
单位
V
V
V
V
2654 TBL 03
2654 DRW 02
注意事项：
1.所有的Vcc引脚都必须连接到电源。
2.所有GND引脚都必须连接到接地电源。
3.本文不表示实际的部分标记的方向。
注意事项：
1. V
IL
> -1.5V脉冲宽度小于10ns的。
2. V
TERM
不得超过VCC + 0.5V。
绝对最大额定值
(1)
符号
V
TERM
T
A
T
BIAS
T
英镑
I
OUT
(2)
电容
(1)
(T
A
= + 25 ° C，F = 1.0MHz的）
单位
V
°C
°C
°C
mA
符号
C
IN
C
OUT
参数
输入电容
输出电容
条件
(2)
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
9
10
单位
pF
pF
等级
端电压
相对于GND
操作
温度
温度
在偏置
存储
温度
DC输出
当前
广告
-0.5到+7.0
0至+70
-55到+125
-55到+125
50
注意事项：
2654 TBL 13
1，这个参数是由器件特性决定的，但不是
生产测试。
2. 3DV表示当输入和内插的输出电容
信号转换为0V至3V或3V至0V 。
注意事项：
2654 TBL 01
1.强调超过绝对最大额定值
可能对器件造成永久性损坏。这是一个额定值
该器件在这些或任何其它的条件和功能操作
以上这些表明，在业务部门的这种规范不是
暗示。暴露在绝对最大额定值条件下工作
期间可能会影响可靠性。
2. V
TERM
不得超过VCC + 0.5V对循环时间的25％以上或
为10ns最大，并且被限制为< 20毫安为Ⅴ的周期
TERM
＆ GT ; V
cc
+
0.5V.
6.10
2
IDT 70121 / 70125S / L
HIGH -SPEED 2K ×9双端口静态繁忙&中断RAM
商业级温度范围
DC电气特性在
工作温度和电源电压范围
(V
CC
= 5.0V
±
10%)
70121S
70125S
分钟。马克斯。
—
—
—
2.4
10
10
0.4
—
70121L
70125L
分钟。马克斯。单位
—
—
—
2.4
5
5
0.4
—
A
A
V
V
2654 TBL 04
符号
|I
LI
|
|I
LO
|
V
OL
V
OH
参数
输入漏电流
(5)
输出漏电流
(5)
输出低电压
输出高电压
测试条件
V
CC
= 5.5V, V
IN
= 0V至V
CC
V
CC
= 5.5V,
CE
= V
IH
V
OUT
= 0V至V
CC
I
OL
= 4毫安
I
OH
= -4mA
注意：
1.在Vcc < 2.0V泄漏是不确定的。
DC电气特性在
工作温度和电源电压范围
(1,4)
(V
CC
= 5V
±
10%)
符号
I
CC
参数
工作动态
电流（两个端口均
活动）
待机电流
（这两个端口， TTL
电平输入）
待机电流
（一个端口， TTL
电平输入）
全备
电流（两个端口均
CMOS电平输入）
全备
电流（一个端口
CMOS电平输入）
TEST
条件
70121X25
70125X25
70121X35
70125X35
70121X45
70125X45
70121X55
70125X55
VERSION
Com'l 。
S
L
S
L
S
L
S
L
S
L
典型值。马克斯。典型值。马克斯。典型值。马克斯。典型值。马克斯。单位
125 260 125 250 125 245 125 240
125 220 125 210 125 205 125 200
30
30
80
80
1.0
0.2
70
70
65
45
175
145
15
5
170
140
30
30
80
80
1.0
0.2
70
70
65
45
165
135
15
5
160
130
30
30
80
80
1.0
0.2
70
70
65
45
160
130
15
5
155
125
30
30
80
80
1.0
0.2
70
70
65
45
155
125
15
5
150
120
mA
CE
= V
IL
，输出打开，
f = f
最大
(2)
I
SB1
CE
＆ QUOT ; A＆ QUOT ;
和
CE
＆ QUOT ; B＆ QUOT ;
= V
IH
,
f = f
最大
(2)
Com'l 。
mA
I
SB2
CE
＆ QUOT ; A＆ QUOT ;
=V
IL
和
CE
＆ QUOT ; B＆ QUOT ;
=V
IH(5)
有源输出端口打开，
f = f
MAX(2)
V
IN
≥
V
CC
– 0.2V
或V
IN
≤
0.2V ， F = 0
(3)
Com'l 。
mA
I
SB3
CE
＆ QUOT ; A＆ QUOT ;
和
CE
＆ QUOT ; B＆ QUOT ;
≥
V
CC
– 0.2V,
CE
＆ QUOT ; A＆ QUOT ;
<0.2V和
CE
＆ QUOT ; B＆ QUOT ;
>VCC-0.2V
(5
)
Com'l 。
mA
I
SB4
Com'l 。
mA
V
IN
≥
V
CC
- 0.2V或
V
IN
≤
0.2V ，主动港
输出开路，女= F
MAX(2)
注意事项：
在零件号码1，“ X”表示的额定功率（S或L） 。
2.在f = F
最大
，地址和控制线（除输出使能）被循环以1 /吨的最高频率的读周期
RC
，并用“ AC测试
条件GND的输入电平的“到3V 。
3， F = 0表示无地址或控制线变化。仅适用于在输入CMOS电平的待机。
4. VCC = 5V ，T
A
= + 25°C的典型值，它们不是生产测试。
5.端口"A"可能是左或右端口。港口"B"从口"A"相反。
2654 TBL 05
6.10
3
IDT 70121 / 70125S / L
HIGH -SPEED 2K ×9双端口静态繁忙&中断RAM
商业级温度范围
数据保持特性
（只有L型）
70121L/70125L
符号
V
DR
I
CCDR
t
CDR(3)
t
R(3)
参数
V
CC
数据保留
数据保持电流
芯片取消到数据保留时间
手术恢复时间
测试条件
V
CC
= 2.0V,
CE
≥
V
CC
– 0.2V
V
IN
≥
V
CC
- 0.2V或V
IN
≤
0.2V
Com'l 。
分钟。
2
—
0
t
RC(2)
典型值。
(1)
—
100
—
—
马克斯。
—
1500
—
—
单位
V
A
ns
ns
2654 TBL 06
注意事项：
1. V
CC
= 2V ，T
A
= + 25°C ，而不是生产测试。
2. t
RC
=读周期时间。
3.此参数是由设备特性保证，但未经生产测试。
数据保存波形
数据保持方式
VCC
4.5V
t
CDR
V
DR
≥
2V
4.5V
t
R
V
DR
V
IH
2654 DRW 03
CE
V
IH
5V
5V
1250
1250
数据
OUT
AC测试条件
输入脉冲电平
输入上升/下降时间
输入定时基准水平
输出参考电平
输出负载
GND到3.0V
5ns
1.5V
1.5V
图1和图2
2654 TBL 07
数据
OUT
忙
INT
775
30pF
775
5pF
2654 DRW 04
图1. AC输出负载测试
图2.输出负载测试
(
对于T
LZ ，
t
赫兹，
t
WZ ，
t
OW ）
包括范围和夹具。
AC电气特性在
工作温度和电源电压范围
(3)
70121X25
70125X25
70121X35
70125X35
70121X45
70125X45
70121X55
70125X55
符号
参数
读周期
t
RC
读周期时间
t
AA
地址访问时间
t
ACE
芯片使能存取时间
t
AOE
输出启用访问时间
t
OH
从地址变更输出保持
t
LZ
输出低-Z时间
(1,2)
t
HZ
输出高阻时间
(1,2)
t
PU
芯片使能上电时间
(2)
t
PD
芯片禁用断电时间
(2)
分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。单位
25
—
—
—
0
0
—
0
—
—
25
25
12
—
—
10
—
50
35
—
—
—
0
0
—
0
—
—
35
35
25
—
—
15
—
50
45
—
—
—
0
0
—
0
—
—
45
45
30
—
—
20
—
50
55
—
—
—
0
0
—
0
—
—
55
55
35
—
—
30
—
50
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
1.转换测量
±500mV
从低或高阻抗电压与输出测试负载（图2）。
2.该参数由器件特性保证，但未经生产测试。
在零件号3 “X”表示的额定功率（S或L） 。
2654 TBL 08
6.10
4
IDT 70121 / 70125S / L
HIGH -SPEED 2K ×9双端口静态繁忙&中断RAM
商业级温度范围
读周期第1 ，任何一方的时序波形
(1,2,4)
t
RC
地址
t
AA
t
OH
数据
OUT
以前的数据有效
数据有效
2654 DRW 05
t
OH
忙
OUT
t
BDD
(3,4)
读周期2号，一左一右的时序波形
(5,6)
t
ACE
CE
t
AOE
(4)
t
HZ
(2)
OE
t
LZ
数据
OUT
t
LZ
I
CC
当前
I
SS
t
PU
(1)
(1)
t
HZ
有效数据
t
PD
(4)
(2)
50%
50%
2654 DRW 06
注意事项：
1.时间取决于该信号的最后aserted ，
OE
or
CE
.
2.时间取决于该信号首先deaserted ，
OE
or
CE
.
3. t
BDD
延迟是必需的唯一的情况下相反的端口完成
的写操作相同的地址位置。对于simultanious读操作
忙
具有有效的输出数据没有任何关系。
4.启动有效数据取决于哪个时间生效最后，T
AOE
,
t
ACE
,
t
AA
或
t
BDD
.
5. R/
W
= V
IH ，
和地址是有效的之前其他偶然与
CE
变为低电平。
6. R/
W
= V
IH ，
CE
= V
IL ，和
OE
= V
IL 。
地址之前或重合是有效的
CE
变为低电平。
6.10
5
QQ：2580480828 复制
