【特点高性能，低功耗的AVR8位微控制器先进的RISC架构- 120条指令 - 绝大多数为单时钟周期执】,IC型号ATTINY13V,ATTINY13V PDF资料,ATTINY13V经销商,ic,电子元器件-51电子网

特点

高性能，低功耗的AVR

8位微控制器

先进的RISC架构

- 120条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器

全静态工作

- 高达20 MIPS于20 MHz

高耐用性非易失性内存段

- 对在系统内可编程闪存程序存储器1K字节

- 64字节EEPROM

- 64字节的片内SRAM

- 写/擦除个循环：10,000闪存/ EEPROM 100000

- 数据保存： / 20年85°C百年，在25 ° C（见

第6页）

- 编程锁定为自编程闪存& EEPROM数据安全

外设特性

- 一个8位定时器/计数器及两条PWM通道

- 4通道， 10位ADC，内置电压基准

- 可编程看门狗定时器具有独立的片上振荡器

- 片上模拟比较器

单片机特性

- debugWIRE的片上调试系统

- 在系统内通过SPI端口编程

- 外部和内部中断源

- 低功耗空闲模式， ADC噪声抑制和掉电模式

- 增强型上电复位电路

- 可编程欠压检测电路

- 内部振荡器校准

I / O和封装

- 采用8引脚PDIP / SOIC ：六个可编程I / O线

- 20 - 垫MLF ：六个可编程I / O线

工作电压：

- 1.8 - 5.5V的ATtiny13V

- 2.7 - 5.5V的ATtiny13的

速度等级

- ATtiny13V ： 0 - 4兆赫@ 1.8 - 5.5V ， 0 - 10兆赫@ 2.7 - 5.5V

- ATtiny13的： 0 - 10兆赫@ 2.7 - 5.5V ， 0 - 20兆赫@ 4.5 - 5.5V

工业温度范围

低功耗

- 主动模式：

为1 MHz ， 1.8V ： 240 μA

- 掉电模式：

< 0.1 μA在1.8V

8-bit

微控制器

有1K字节

在系统

可编程

FL灰

ATtiny13

ATtiny13V

摘要

牧师2535JS -AVR - 8月10日

1.引脚配置

图1-1 。

ATtiny13芯片引脚/ ATtiny13V

8-PDIP/SOIC

（ PCINT5 / RESET / ADC0 / dW）与PB5

（ PCINT3 / CLKI / ADC3 ） PB3

（ PCINT4 / ADC2 ） PB4

GND

VCC

PB2 （ SCK / ADC1 / T0 / PCINT2 ）

PB1 （ MISO / AIN1 / OC0B / INT0 / PCINT1 ）

PB0 （ MOSI / AIN0 / OC0A / PCINT0 ）

20-QFN/MLF

DNC

（ PCINT5 / RESET / ADC0 / dW）与PB5

（ PCINT3 / CLKI / ADC3 ） PB3

DNC

（ PCINT4 / ADC2 ） PB4

注：底部垫应焊接到地上。

DNC ：不连接

10-QFN/MLF

（ PCINT5 / RESET / ADC0 / dW）与PB5

（ PCINT3 / CLKI / ADC3 ） PB3

DNC

（ PCINT4 / ADC2 ） PB4

GND

VCC

PB2 （ SCK / ADC1 / T0 / PCINT2 ）

DNC

PB1 （ MISO / AIN1 / OC0B / INT0 / PCINT1 ）

PB0 （ MOSI / AIN0 / OC0A / PCINT0 ）

注：底部垫应焊接到地上。

DNC ：不连接

ATtiny13

2535JS–AVR–08/10

DNC

GND

DNC

VCC

PB2 （ SCK / ADC1 / T0 / PCINT2 ）

DNC

PB1 （ MISO / AIN1 / OC0B / INT0 / PCINT1 ）

PB0 （ MOSI / AIN0 / OC0A / PCINT0 ）

ATtiny13

1.1

1.1.1

引脚说明

VCC

数字供电电压。

1.1.2

GND

地面上。

1.1.3

端口B （ PB5 ： PB0 ）

端口B为6位双向I / O和内部上拉电阻（选择的每一位）端口。该

端口B输出缓冲器有两个和吸收大电流对称的驱动特性

能力。作为输入使用时，端口B引脚被外部电路拉低时将输出电流上拉

电阻器被激活。端口的引脚处于三态，当复位过程中，

即使系统时钟没有运行。

端口B也可以用做其他不同的特殊功能，该操作返回的功能上市

第54页。

1.1.4

RESET

复位输入。该引脚上的低电平持续时间大于最小脉冲长度将产生

复位，即使系统时钟没有运行。的最小脉冲长度被定在

表18-1页

115.

更短的脉冲不能保证可靠复位。

复位引脚还可以用作（弱） I / O引脚。

2535JS–AVR–08/10

2.概述

ATtiny13的是基于增强型RISC AVR的低功耗8位CMOS微控制器

架构。通过在单个时钟周期内执行强大的指令， ATtiny13的实现

数据吞吐率高达1 MIPS每MHz使系统设计师能够优化功率变

消费与处理速度。

2.1

框图

图2-1 。

框图

8-BIT

数据总线

堆

指针

看门狗

振荡器

CALIBRATED

国内

振荡器

SRAM

VCC

看门狗

定时器

单片机控制

MCU

状态

定时器/

COUNTER0

时间和

控制

节目

计数器

GND

节目

FL灰

指令

一般

用途

打断

单位

程序设计

逻辑

指令

解码器

控制

线

ALU

数据

EEPROM

状态

ADC /

模拟比较器

数据寄存器

端口B

DATA DIR 。

REG.PORT B

PORT B DRIVERS

RESET

CLKI

PB0-PB5

ATtiny13

2535JS–AVR–08/10

ATtiny13

AVR内核具有丰富的指令集和32个通用工作寄存器。所有32

寄存器直接连接到算术逻辑单元（ALU），允许两个独立的

寄存器中在一个时钟周期中执行一个指令来访问。由此产生的

架构提高了代码效率，同时实现最高至10倍，比CON-快

常规CISC微控制器。

ATtiny13的提供以下功能：对系统内可编程闪存1K字节， 64

字节的EEPROM ， 64字节SRAM ， 6个通用I / O口线，工作寄存器32个通用

存器，一个8位定时器/计数器具有比较模式，内部和外部中断， 4-

通道， 10位ADC ，一个可编程看门狗定时器具有片内振荡器，三软

洁具选择的省电模式。在空闲模式时CPU停止工作，而SRAM ，

定时器/计数器， ADC ，模拟比较器和中断系统继续工作。该

掉电模式时保存寄存器的内容，禁止所有芯片功能，直到下一个接口

中断或硬件复位。 ADC噪声抑制模式时CPU停止工作，所有的I / O模块

除了ADC ，以降低ADC转换时的开关噪声。

该器件采用Atmel的高密度非易失性存储器技术制造。该

片上ISP Flash允许程序存储器通过一个SPI重新编程系统内

串行接口，通过一个常规的非易失性存储器编程或通过片内引导代码

在AVR内核上运行。

ATtiny13的AVR具有一整套的编程与系统开发工具

其中包括： C语言编译器，宏汇编，程序调试器/模拟器及评估板。

2535JS–AVR–08/10

特点

高性能，低功耗的AVR

8位微控制器

先进的RISC架构

- 120条指令 - 绝大多数为单时钟周期执行

- 32个8位通用工作寄存器

全静态工作

- 高达20 MIPS于20 MHz

非易失性程序和数据存储器

- 对系统内可编程闪存程序存储器1K字节

耐力：10,000写/擦除周期

- 64字节的系统内可编程EEPROM

耐力：100,000写/擦除周期

- 64字节的片内SRAM

- 编程锁定为自编程闪存程序存储器和EEPROM数据

安全

外设特性

- 一个8位定时器/计数器及两条PWM通道

- 4通道， 10位ADC，内置电压基准

- 可编程看门狗定时器具有独立的片上振荡器

- 片上模拟比较器

单片机特性

- debugWIRE的片上调试系统

- 在系统内通过SPI端口编程

- 外部和内部中断源

- 低功耗空闲模式， ADC噪声抑制和掉电模式

- 增强型上电复位电路

- 可编程欠压检测电路

- 内部振荡器校准

I / O和封装

- 采用8引脚PDIP / SOIC ：六个可编程I / O线

- 20 - 垫MLF ：六个可编程I / O线

工作电压：

- 1.8 - 5.5V的ATtiny13V

- 2.7 - 5.5V的ATtiny13的

速度等级

- ATtiny13V ： 0 - 4兆赫@ 1.8 - 5.5V ， 0 - 10兆赫@ 2.7 - 5.5V

- ATtiny13的： 0 - 10兆赫@ 2.7 - 5.5V ， 0 - 20兆赫@ 4.5 - 5.5V

工业温度范围

低功耗

- 主动模式：

为1 MHz ，1.8V ： 240μA

- 掉电模式：

< 0.1μA在1.8V

8-bit

微控制器

有1K字节

在系统

可编程

FL灰

ATtiny13V

ATtiny13

牧师2535G -AVR- 1月7日

销刀豆网络gurations

图1 。

ATtiny13芯片引脚

PDIP / SOIC

（ PCINT5 / RESET / ADC0 / dW）与PB5

（ PCINT3 / CLKI / ADC3 ） PB3

（ PCINT4 / ADC2 ） PB4

GND

VCC

PB2 （ SCK / ADC1 / T0 / PCINT2 ）

PB1 （ MISO / AIN1 / OC0B / INT0 / PCINT1 ）

PB0 （ MOSI / AIN0 / OC0A / PCINT0 ）

QFN / MLF

DNC

（ PCINT5 / RESET / ADC0 / dW）与PB5

（ PCINT3 / CLKI / ADC3 ） PB3

DNC

（ PCINT4 / ADC2 ） PB4

注：底部垫应焊接到地上。

DNC ：不连接

概观

ATtiny13的是基于AVR的低功耗8位CMOS微控制器增强的

RISC架构。通过在一个单一的时钟周期执行功能强大的指令，所述

ATtiny13的数据吞吐率高达1 MIPS每MHz，从而可以系统

设计师在功耗和处理速度之间。

ATtiny13

2535G–AVR–01/07

DNC

GND

DNC

VCC

PB2 （ SCK / ADC1 / T0 / PCINT2 ）

DNC

PB1 （ MISO / AIN1 / OC0B / INT0 / PCINT1 ）

PB0 （ MOSI / AIN0 / OC0A / PCINT0 ）

ATtiny13

框图

图2中。

框图

8位数据总线

堆

指针

看门狗

振荡器

CALIBRATED

国内

振荡器

SRAM

VCC

看门狗

定时器

单片机控制

MCU状态

定时器/

COUNTER0

时间和

控制

节目

计数器

GND

节目

FL灰

指令

一般

用途

打断

单位

程序设计

逻辑

指令

解码器

控制

线

ALU

数据

EEPROM

状态

ADC /

模拟比较器

数据寄存器

端口B

DATA DIR 。

REG.PORT B

PORT B DRIVERS

RESET

CLKI

PB0-PB5

2535G–AVR–01/07

AVR内核具有丰富的指令集和32个通用工作寄存器。

所有的寄存器都直接连接到算术逻辑单元（ALU），允许

两个独立的寄存器中在一个时钟一条指令被访问

周期。这种结构大大提高了代码效率，同时实现吞吐量达

比传统的CISC微控制器快十倍。

ATtiny13的提供了以下特点：在系统可编程1K字节

闪存， 64字节EEPROM ， 64字节SRAM ， 6个通用I / O口线， 32个通用

工作寄存器，一个8位定时器/计数器具有比较模式，内部和

外部中断，一个4通道， 10位ADC ，一个可编程看门狗定时器

内部振荡器和三种软件选择的省电模式。空闲模式

CPU停止工作，而SRAM ，定时器/计数器， ADC ，模拟比较器，以及

中断系统继续工作。掉电模式时保存寄存器可

帐篷，禁止所有芯片功能，直到下一个中断或硬件复位。该ADC

噪声抑制模式时终止CPU和ADC以外所有I / O模块，以减少

ADC转换时的开关噪声。

该器件采用Atmel的高密度非易失性存储器技术制造。

片内ISP Flash允许程序存储器进行重新编程，系统

通过SPI串行接口，通过一个常规的非易失性存储器编程或

通过在AVR内核上运行的片上引导代码。

ATtiny13的AVR具有一整套的编程与系统开发

工具，包括： C语言编译器，宏汇编，程序调试器/软件仿真，税务局局长

扣器仿真器及评估板。

引脚说明

VCC

GND

端口B （ PB5..PB0 ）

数字供电电压。

地面上。

端口B为6位双向I / O和内部上拉电阻的端口（分别选择

位）。端口B输出缓冲器具有既吸收大电流对称的驱动特性

和源能力。作为输入使用时，端口B引脚的外部拉低时将输出

当前，如果上拉电阻器被激活。端口的引脚处于三态，当复位

状态变为活动状态，即使系统时钟没有运行。

端口B也可以用做其他不同的特殊功能，该操作返回的功能上市

第51页。

RESET

复位输入。该引脚上的低电平持续时间大于最小脉冲长度将gener-

吃了复位，即使系统时钟没有运行。的最小脉冲长度列于表

12第31页短的脉冲则不能保证可靠复位。

该文档包含了一些简单的代码例子以说明如何使用各种

份设备。这些例子都假定头文件是

在编译之前包括在内。请注意，并非所有的C编译器的厂商包括位定义

在头文件tions和中断处理中的C是编译器的依赖。请

确认您的C编译器文档了解更多信息。

关于代码

示例

ATtiny13

2535G–AVR–01/07

ATtiny13

AVR CPU内核

介绍

本节讨论AVR内核的结构一般。的主要功能

CPU核心是保证程序的正确执行。因此， CPU必须能够

存取存储器，执行运算，控制外设以及处理中断。

网络连接gure 3 。

AVR结构的框图。

结构概述

数据总线8位

FL灰

节目

内存

节目

计数器

状态

与控制

指令

32 x 8

一般

用途

Registrers

打断

单位

看门狗

定时器

间接寻址

指令

解码器

直接寻址

ALU

控制线

类似物

比较

I / O模块1

数据

SRAM

I / O模块2

I / O模块n

EEPROM

I / O线

为了获得最高的性能以及并行性， AVR采用了Harvard结构

- 具有独立的总线和用于程序和数据。在该程序指令

记忆是通过一级流水线运行。当一条指令CPU在执行

cuted ，下一条指令从程序存储器预取。这个概念

能够在每个时钟周期中执行的指令。程序存储器是可以在

编程的Flash存储器中。

快速访问寄存器文件包括工作寄存器， 32个8位通用

一个时钟周期的访问时间。这允许单周期算术逻辑单元（ALU）

操作。在典型的ALU操作中，两个操作数从寄存器文件输出，

2535G–AVR–01/07