串行实时时钟芯片DSl302程序设计中的问题与对策
发布时间:2007/8/28 0:00:00 访问次数:982
摘 要: 指出了串行实时时钟芯片DSl302程序设计中几个易被疏忽而导致错误的问题,分析了问题的原因,并给出了解决问题的方法。
关键词: 串行时钟 程序设计 问题 原因 解决方法
美国Dallas公司推出的串行接口实时时钟芯片DSl302可对时钟芯片备份电池进行涓流充电。由于该芯片具有体积小、功耗低、接口容易、占用CPU I/O口线少等主要特点,故该芯片可作为实时时钟广泛应用于智能化仪器仪表中。
笔者在调试中发现在对DSl302编程中有几个问题易被疏忽而导致错误,现提供给读者参考。
1 读操作出现的错误
按照参考文献[2]的读操作程序框图和参考文献[1]、[2]所叙述的可知:单字节读操作每次需16个时钟,地址字节在前8个时钟周期的上升沿输入,而数据字节在后8个时钟周期的下降沿输出。据此结合图1的硬件连接图编制出了如下的单字节读程序:
DS_READSETB P1.2 ;令=0。
CLR P1.1 ;令SCLK=0。
CLR P1.2 ;令=1,启动芯片。
LCALL DS_WSUB ;写8位地址。
LCALL DS_RSUB ;读出8位数据。
RET
DS_WSUBMOV R7,#08H
WL00P RRC A ;A为地址字节。
MOV P1.0,C
SETB P1.1 ;在时钟上升沿
NOP ;输入地址字节。
CLR P1.1
DJNZ R7WL00P
RET
DS_RSUBSETB P1.0 ;为读数据作准备。
MOV R7#08H
RL00P:SETB P1.1
NOP
CLR P1.1 ;在第9个正脉冲的下
MOV C,P1.0 ;降沿开始输出数据。
RRC A ;A中为读出的数据。
DJNZ R7,RL00P
RET
若使用如下程序对DSl302的RAM1其内容为5AH进行读操作
READ:MOV A#11000101B ;RAM1单元的读地址。
LCAll DS_READ ;调用读子程序。
则程序执行后A中的数据为2DH,显然读出的数据不正确。若再使用一条RL A指令调整后,则A中为5AH,结果才正确。由此说明:使用上述程序读出的RAM1单元中的第0位数据实为第1位数据,读出的第7位数据实为第0位数据。
经笔者仔细研究时序图和多次试验得知,问题的原因在于:对于读操作时序,在SCLK出现第8个正脉冲时,上升沿输入地址字节的最后一位数据,而在此正脉冲的下降沿就要输出数据字节的第0位数据。然而笔者的程序中是在第9个正脉冲的下降沿才误认为输出了数据字节的第0位数据,此位数据事实上是第二个下降沿输出的,故实为数据字节的第1位数据。经笔者实验:只要RST保持为高电平,如果超过8个下降沿,它们将重新从第0位输出数据位,因程序中输出的最后一位数据位,是9个下降沿输出的数据位,故实为数据字节的第0位数据位。
由此可见,单字节读操作的时序图如改为图2所示时序图,则读者较容易理解可避免发生上述编程错误。
摘 要: 指出了串行实时时钟芯片DSl302程序设计中几个易被疏忽而导致错误的问题,分析了问题的原因,并给出了解决问题的方法。
关键词: 串行时钟 程序设计 问题 原因 解决方法
美国Dallas公司推出的串行接口实时时钟芯片DSl302可对时钟芯片备份电池进行涓流充电。由于该芯片具有体积小、功耗低、接口容易、占用CPU I/O口线少等主要特点,故该芯片可作为实时时钟广泛应用于智能化仪器仪表中。
笔者在调试中发现在对DSl302编程中有几个问题易被疏忽而导致错误,现提供给读者参考。
1 读操作出现的错误
按照参考文献[2]的读操作程序框图和参考文献[1]、[2]所叙述的可知:单字节读操作每次需16个时钟,地址字节在前8个时钟周期的上升沿输入,而数据字节在后8个时钟周期的下降沿输出。据此结合图1的硬件连接图编制出了如下的单字节读程序:
DS_READSETB P1.2 ;令=0。
CLR P1.1 ;令SCLK=0。
CLR P1.2 ;令=1,启动芯片。
LCALL DS_WSUB ;写8位地址。
LCALL DS_RSUB ;读出8位数据。
RET
DS_WSUBMOV R7,#08H
WL00P RRC A ;A为地址字节。
MOV P1.0,C
SETB P1.1 ;在时钟上升沿
NOP ;输入地址字节。
CLR P1.1
DJNZ R7WL00P
RET
DS_RSUBSETB P1.0 ;为读数据作准备。
MOV R7#08H
RL00P:SETB P1.1
NOP
CLR P1.1 ;在第9个正脉冲的下
MOV C,P1.0 ;降沿开始输出数据。
RRC A ;A中为读出的数据。
DJNZ R7,RL00P
RET
若使用如下程序对DSl302的RAM1其内容为5AH进行读操作
READ:MOV A#11000101B ;RAM1单元的读地址。
LCAll DS_READ ;调用读子程序。
则程序执行后A中的数据为2DH,显然读出的数据不正确。若再使用一条RL A指令调整后,则A中为5AH,结果才正确。由此说明:使用上述程序读出的RAM1单元中的第0位数据实为第1位数据,读出的第7位数据实为第0位数据。
经笔者仔细研究时序图和多次试验得知,问题的原因在于:对于读操作时序,在SCLK出现第8个正脉冲时,上升沿输入地址字节的最后一位数据,而在此正脉冲的下降沿就要输出数据字节的第0位数据。然而笔者的程序中是在第9个正脉冲的下降沿才误认为输出了数据字节的第0位数据,此位数据事实上是第二个下降沿输出的,故实为数据字节的第1位数据。经笔者实验:只要RST保持为高电平,如果超过8个下降沿,它们将重新从第0位输出数据位,因程序中输出的最后一位数据位,是9个下降沿输出的数据位,故实为数据字节的第0位数据位。
由此可见,单字节读操作的时序图如改为图2所示时序图,则读者较容易理解可避免发生上述编程错误。
上一篇:SoC设计方法学(二)