影响CMOS电路可靠性的重要MT1430因素是闭锁效应，即可控硅效应。目前消除闭锁效应的方法有采用截止环、外延和埋层外延结构、介质隔离结构和伪收集极等。
    图2. 10是具有截止环的CMOS结构。P阱的边缘和每个N管的四周都用P+环包围。P阱四周的P+环必须与地或负电源相连。N+环必然与衬底和正电源相连。因此，N+环是电路中的最高电位，P+环为最低电位，这样硅片体内的电场主要集中在N+环与P+环之间。采用截止环结构，首先防止了场反型，同时使可控硅电阻大大减小，抑制了闭锁效应。

            
    图2. 11是埋层外延结构的示意图。在N型衬底上外延N层，外延前在P阱下面位置扩P+埋层，P阱和P+埋层接通。这种埋层外延结构，比单纯的外延结构抗闭锁的效果更佳。一般用于低的开关导通电阻，大导通电流的模拟开关电路。