开关功耗是CMOS电路功耗的主要成分，通过减小负载电容、电源电压、工作频率以及节点的开关活动性，能够降低开关功耗。SER2013-681MLB    

    电源电压对开关功耗呈二次方关系，因此在改变电路结构的情况下，降低电源电压就可以取得降低功耗的显著效果。但是当电源电压接近阈值电压时，电路的延迟会显著增加，漏电流也会迅速增大，为了避免这种情况，一般VDD应不小于2T。
    开关功耗与负载电容成正比，可以通过减小负载电容来优化功耗。在CMOS电路中，电容主要由两部分构成：一部分是器件栅电容和节点电容，它们和器件工艺有关；另一部分是连线电容。值得注意的是，随着工艺精度走向深亚微米，布线电容已经在寄生电容中占据主要地位。为了减小电容，在工艺方面要保持器件有尽可能或合理的最小尺寸，物理设计时要减小连线长度。

   在CMOS电路中，通过减少开关活动性也可以降低功耗。可以在逻辑和结构的抽象层次上来减少开关活动性，如采用门控时钟技术减小毛刺等。