选用数字集成电路器件的一般原则
发布时间:2012/2/1 21:22:52 访问次数:1319
1.逻辑功能GCA200CA60
只要能完成逻辑功能,无论选用哪一种器件都是可以的。但是,考虑到系统构成后的一些具体指标,在选择器件种类时,还必须根据数字集成电路器件所处的工作条件和实际参数来考虑系统中各部分的配合。
2.电源条件
当要求组成的系统能在以电池为电源的条件下工作时,应选择CMOS电路器件。因为CMOS电路不仅功耗最低、可以延长电池的使用时间,而且其电源电压范围宽,适应性强,当电池电压稍有跌落也不致影响电路的逻辑功能。
当系统的电源电压高于5V(5~18 V之间)时,适宜选用CMOS器件。若要用TTL器件,必须加电平转换电路。
当用5V电源时,CMOS电路CC4000B系列器件可直接驱功一个74LS系列TTL电路或两个74LS系列TTL电路,两种器件可混合使用。
3.系统的工作速度
系统的工作速度是指系统中同步时钟脉冲或有关控制信号的重复频率的高低。产品手册中的“最高输入时钟频率fm。。”即反映了这个限度。
①CMOS电路器件的功耗会随工作频率升高、状态变换频繁而增加,而TTL电路器件功耗虽大,但与工作频率基本无关,因此工作频率在1 MHz以上,选用TTL电路器件。
②当系统的工作频率较低时,选用CMOS电路器件。
③若对功耗和速度都无严格要求时,则TTL电路和CMOS电路器件均可选用。
④在选用寄存器、计数器和移位寄存器等时序逻辑电路时,由于它们都由D触发或JK触发器等基本单元构成。因此它们的最高工作频率一般不超过同一系列触发器的指标。
总之,必须保证系统的工作速度不得大于所使用系列的触发器的最高输入时钟频率max。
4.传输延迟时间
传输延迟时间是反映数字集成电路器件的输出端对输入信号或时钟脉冲响应快慢程度的参数。对组合逻辑电路来说,可以因门电路器件的传输延迟时间而使电路产生“竞争 冒险”现象,致使系统发生逻辑混乱。因此,在构成数字系统时应充分注意器件的传输延迟时间这一参数,以此作为估计各器件输出延时的依据,从而确定系统中各部分之间的时间配合。
5.数据建立和保持时间
数据建立时间是指数据或控制信号先于时钟脉冲有效边沿到达前就稳定的最短时间;数据保持时间是指时钟脉冲有效边沿到达后,数据或控制端电平应继续保持不变的最短时间。在实际的数字系统中,因集成电路内部不可避免地存在着传输延迟,所以对数据建立和保持时间应当保留较充分的余量,必选用能保证这两个指标的器件,否则,在系统调试过程中很容
易产生误动作。
6.时钟脉冲宽度和置位、复位脉冲宽度
为了使系统工作稳定,系统中的时钟脉冲或置位、复位脉冲应保持适当的宽度。
除以上所述各原则外,选用器件时还要考虑逻辑电平、抗干扰能力、扇出系数和价格等诸多因素。
1.逻辑功能GCA200CA60
只要能完成逻辑功能,无论选用哪一种器件都是可以的。但是,考虑到系统构成后的一些具体指标,在选择器件种类时,还必须根据数字集成电路器件所处的工作条件和实际参数来考虑系统中各部分的配合。
2.电源条件
当要求组成的系统能在以电池为电源的条件下工作时,应选择CMOS电路器件。因为CMOS电路不仅功耗最低、可以延长电池的使用时间,而且其电源电压范围宽,适应性强,当电池电压稍有跌落也不致影响电路的逻辑功能。
当系统的电源电压高于5V(5~18 V之间)时,适宜选用CMOS器件。若要用TTL器件,必须加电平转换电路。
当用5V电源时,CMOS电路CC4000B系列器件可直接驱功一个74LS系列TTL电路或两个74LS系列TTL电路,两种器件可混合使用。
3.系统的工作速度
系统的工作速度是指系统中同步时钟脉冲或有关控制信号的重复频率的高低。产品手册中的“最高输入时钟频率fm。。”即反映了这个限度。
①CMOS电路器件的功耗会随工作频率升高、状态变换频繁而增加,而TTL电路器件功耗虽大,但与工作频率基本无关,因此工作频率在1 MHz以上,选用TTL电路器件。
②当系统的工作频率较低时,选用CMOS电路器件。
③若对功耗和速度都无严格要求时,则TTL电路和CMOS电路器件均可选用。
④在选用寄存器、计数器和移位寄存器等时序逻辑电路时,由于它们都由D触发或JK触发器等基本单元构成。因此它们的最高工作频率一般不超过同一系列触发器的指标。
总之,必须保证系统的工作速度不得大于所使用系列的触发器的最高输入时钟频率max。
4.传输延迟时间
传输延迟时间是反映数字集成电路器件的输出端对输入信号或时钟脉冲响应快慢程度的参数。对组合逻辑电路来说,可以因门电路器件的传输延迟时间而使电路产生“竞争 冒险”现象,致使系统发生逻辑混乱。因此,在构成数字系统时应充分注意器件的传输延迟时间这一参数,以此作为估计各器件输出延时的依据,从而确定系统中各部分之间的时间配合。
5.数据建立和保持时间
数据建立时间是指数据或控制信号先于时钟脉冲有效边沿到达前就稳定的最短时间;数据保持时间是指时钟脉冲有效边沿到达后,数据或控制端电平应继续保持不变的最短时间。在实际的数字系统中,因集成电路内部不可避免地存在着传输延迟,所以对数据建立和保持时间应当保留较充分的余量,必选用能保证这两个指标的器件,否则,在系统调试过程中很容
易产生误动作。
6.时钟脉冲宽度和置位、复位脉冲宽度
为了使系统工作稳定,系统中的时钟脉冲或置位、复位脉冲应保持适当的宽度。
除以上所述各原则外,选用器件时还要考虑逻辑电平、抗干扰能力、扇出系数和价格等诸多因素。
上一篇: 集成三端稳压器
上一篇:数字集成电路的使用规则