图16-10所示为FPGA的结构示意图。它主要由可编程输入/输出模块IOB、可编程逻辑块CLB和可编程互连资源PIR三种可编程逻辑部件和用于存放编程数据的静态存储器SRAM（图中用M方框表示）组成。  DSEC60-06A

    可编程输入/输出模块IOB分布在芯片的四周，它是内部逻辑电路和芯片外引脚之间的可编程接口电路。
    可编程逻辑块CLB分布在芯片的中间，通过对CLB编程可实现组合逻辑电路和时序逻辑电路。系统的主要逻辑功能由CLB实现。
    可编程互连资源PIR提供了丰富的连线资源，包括纵横网状连线、可编程开关矩阵和可编程连接点等，主要用以实现CLB模块之间、CLB模块与IOB模块之间的连接。
    静态存储器SRAM用于存放内部IOB、CLB和PIR的编程数据，并形成对IOB、CLB及PIR的控制，从而完成系统逻辑功能。系统失电后，SRAM中存放的数据会全部丢失，因此每次在系统通电后，都要把存放在EPROM中的编程数据通过逻辑电路重新装载到FP-GA的静态存储器SRAM中。数据的重新装载过程可以是自动完成，也可以由单片机控制完成。

http://ytrsdz.51dzw.com