IC测试及其特点
发布时间:2011/8/22 15:08:37 访问次数:1397
1．IC测试
测试是任何一种产品制造中保证产品质量必不可少的环节，对于集成电路这种在电子产品中起着“大脑”或“心脏”作用的极其复杂的产品，测试更是至关重要。由于测试不仅在集成电路制造中，而且在电子制造的各个领域和环节中都广泛应用，因而有关测试的通用性技术将在专门章节讨论，这里主要针对集成电路制造中的特点做介绍。
2．IC测试特点
1)测试与处理数据庞大
数字电路处理的信息不过是“0”和“1”，似乎很简单，其实具体到数字集成电路测试中，测试和处理的数据量之大，是一般人难以想象的。例如要测试含有锁存器、触发器等时序电路单元的普通数字集成电路，通常需要专门的测试仪器将测试向量（1和o组成的测试序列，测试时加在电路各输入端作为测试用的输入信号）通过探针施加到集成电路的输入管脚，同时通过探针在输出管脚上进行检测，并与预期的结果进行比较，从而发现制造中产生的故障。如果这个集成电路的输入管脚数为25，肉部含有50个双稳态单元（触发器或锁存器），就要求有2”个测试向量（近似于3.8×1022个），假如以100万次/s的速率将各测试向量加到电路上，那么进行一次完整的测试需要10亿年！因此，在集成电路测试中测试方法设计势在必行，例如对测试向量集进行精简。
2)物理操作尺寸微小
为了最终产品的微小型化，芯片尺寸越来越小，相应裸芯片上可供测试的电接点和测试点也越来越小，没有相应精密测试设备要进行裸芯片测试越来越不现实；另外随着底部引线封装IC大量应用，即使封装好的IC测试也不是人工操作所能胜任。因而在半导体制造领域，各种IC测试装备和方法的研发、应用已经成为一个越来越重要的专业技术，成为技术和产业发展不可或缺的环节。
3)测试内容繁多
半导体集成电路制造中需要测试的内容十分繁杂。各种不同品种和用途的集成电路，例如数字集成电路、存储器、模拟集成电路、数字/模拟混合电路、SoC器件、可编程器件、DC-DC模块、电源模块等，各有不同的测试要求和方法；同时，一种集成电路生产制
造过程中，从前端原材料晶圆验收到各个工序的检测，直到后端IC产品出厂，要经过机、光、电及射线、超声波等各种检测仪器设备多次检测，最终还要进行功能、性能测试，才能保证产品质量和可靠性指标。
3、IC测试设计与成本
1）可测性设计与内建自测试
对简单的集成电路，一个有经验的设计者可以设计出一套高故障覆盖率的测试向量。然而，随着电路复杂性的增加，设计高故障覆盖率的测试同量就越来越困难，因为深嵌在电路内部节点的可访问性（即可控制性和可观测性）降低。需要在集成电路设计时就要考虑它的测试问题，这就是IC的可测试性设计(design for testability，DFT)。例如在设计时在集成电路内嵌入专门的测试电路就是解决可测试性的有效方法之一。
所谓内建自测试(built—in self test，BIST)是指在大规模和超大规模集成电路中，为了使集成电路具有自我检测功能，在集成电路芯片内部增加了产生激励和做测试分析的电路，使芯片不但能完成逻辑功能，还能在外部给定测试方式命令时进行自我测试分析，并输出结果。BIST电路中包含测试向量生成部件、扫描测试电路和测试结果输出部件。它不需要准备测试向量，也不需要专门的测试设备。包含内建自测试技术的电路通常有两种二作模式：自测试模式和正常工作模式。在正常工作模式下，自测试电路被禁止。
显然内建自测试电路会增加集成电路复杂性并增大芯片面积，但为了解决可测试性从而保证产品质量，这可能是必要的“支出”。
此外，常用的可测性设计方法还有扫描路径法和边界扫描测试等方法。
2）测试成本
测试是芯片开发过程中费用最高、难度最大的一个环节。随着篥成电路集成度的提高，测试费用可占到芯片制造成本的30%～50%甚至超过50%。高昂的测试成本源于高造价的、复杂的专用测试设备软硬件，复杂的测试技术与昂贵的人工成本等。图3.5.1所示为一种专用芯片测试装置。不断改进测试技术，尽可能共享测试装备以及测试方法的创新都有助于降低成本。随着科技的快速发展和市场竞争的加剧，产品的市场寿命相对于开发周期变得愈来愈短，测试对产品的上市时间、开发周期将会有越来越大的影响。 VT1211
1．IC测试
测试是任何一种产品制造中保证产品质量必不可少的环节，对于集成电路这种在电子产品中起着“大脑”或“心脏”作用的极其复杂的产品，测试更是至关重要。由于测试不仅在集成电路制造中，而且在电子制造的各个领域和环节中都广泛应用，因而有关测试的通用性技术将在专门章节讨论，这里主要针对集成电路制造中的特点做介绍。
2．IC测试特点
1)测试与处理数据庞大
数字电路处理的信息不过是“0”和“1”，似乎很简单，其实具体到数字集成电路测试中，测试和处理的数据量之大，是一般人难以想象的。例如要测试含有锁存器、触发器等时序电路单元的普通数字集成电路，通常需要专门的测试仪器将测试向量（1和o组成的测试序列，测试时加在电路各输入端作为测试用的输入信号）通过探针施加到集成电路的输入管脚，同时通过探针在输出管脚上进行检测，并与预期的结果进行比较，从而发现制造中产生的故障。如果这个集成电路的输入管脚数为25，肉部含有50个双稳态单元（触发器或锁存器），就要求有2”个测试向量（近似于3.8×1022个），假如以100万次/s的速率将各测试向量加到电路上，那么进行一次完整的测试需要10亿年！因此，在集成电路测试中测试方法设计势在必行，例如对测试向量集进行精简。
2)物理操作尺寸微小
为了最终产品的微小型化，芯片尺寸越来越小，相应裸芯片上可供测试的电接点和测试点也越来越小，没有相应精密测试设备要进行裸芯片测试越来越不现实；另外随着底部引线封装IC大量应用，即使封装好的IC测试也不是人工操作所能胜任。因而在半导体制造领域，各种IC测试装备和方法的研发、应用已经成为一个越来越重要的专业技术，成为技术和产业发展不可或缺的环节。
3)测试内容繁多
半导体集成电路制造中需要测试的内容十分繁杂。各种不同品种和用途的集成电路，例如数字集成电路、存储器、模拟集成电路、数字/模拟混合电路、SoC器件、可编程器件、DC-DC模块、电源模块等，各有不同的测试要求和方法；同时，一种集成电路生产制
造过程中，从前端原材料晶圆验收到各个工序的检测，直到后端IC产品出厂，要经过机、光、电及射线、超声波等各种检测仪器设备多次检测，最终还要进行功能、性能测试，才能保证产品质量和可靠性指标。
3、IC测试设计与成本
1）可测性设计与内建自测试
对简单的集成电路，一个有经验的设计者可以设计出一套高故障覆盖率的测试向量。然而，随着电路复杂性的增加，设计高故障覆盖率的测试同量就越来越困难，因为深嵌在电路内部节点的可访问性（即可控制性和可观测性）降低。需要在集成电路设计时就要考虑它的测试问题，这就是IC的可测试性设计(design for testability，DFT)。例如在设计时在集成电路内嵌入专门的测试电路就是解决可测试性的有效方法之一。
所谓内建自测试(built—in self test，BIST)是指在大规模和超大规模集成电路中，为了使集成电路具有自我检测功能，在集成电路芯片内部增加了产生激励和做测试分析的电路，使芯片不但能完成逻辑功能，还能在外部给定测试方式命令时进行自我测试分析，并输出结果。BIST电路中包含测试向量生成部件、扫描测试电路和测试结果输出部件。它不需要准备测试向量，也不需要专门的测试设备。包含内建自测试技术的电路通常有两种二作模式：自测试模式和正常工作模式。在正常工作模式下，自测试电路被禁止。
显然内建自测试电路会增加集成电路复杂性并增大芯片面积，但为了解决可测试性从而保证产品质量，这可能是必要的“支出”。
此外，常用的可测性设计方法还有扫描路径法和边界扫描测试等方法。
2）测试成本
测试是芯片开发过程中费用最高、难度最大的一个环节。随着篥成电路集成度的提高，测试费用可占到芯片制造成本的30%～50%甚至超过50%。高昂的测试成本源于高造价的、复杂的专用测试设备软硬件，复杂的测试技术与昂贵的人工成本等。图3.5.1所示为一种专用芯片测试装置。不断改进测试技术，尽可能共享测试装备以及测试方法的创新都有助于降低成本。随着科技的快速发展和市场竞争的加剧，产品的市场寿命相对于开发周期变得愈来愈短，测试对产品的上市时间、开发周期将会有越来越大的影响。 VT1211
相关技术资料- 12-16基本MOSFET放大器的设计
- 11-7单结晶体管触发电路
- 8-22IC测试及其特点
- 相关IC型号
- VT1211
- 暂无最新型号
公网安备44030402000607
