作为direct rambus dram，我们以nec（现在的elpida公司）的ppd488448为例进行说明。该dram的结构为8m字×16位×32块。与ddr sdram等相比较，采用较多的存储块是direct rambus dram的特征之一。内部框图如图1所示，是相当复杂的，这也是成本提高的一个因素。

　　图1 μpd488448的信号配置（俯视图）

　　信号配置如图1所示，以前的dram大多采用tsop等封装，而direct rambus dram采用bga封装。

　　direct rambus dram的信号整理如图2所示，可知与ddr－sdram相比具有相当多的不同。

　　图2 direct rambus dram的信号种类

　　这些信号中，实际用于数据传输的只是标记为rsl level的信号，看起来比较复杂。但事实上，由于时钟存在4个系统、数据存在2个系统，所以将这些进行整理，就是时钟、行地址控制、列地址控制以及数据这4种类型，因此信号的种类本身可以说不是那么复杂。下面我们针对这些信号进行简单的说明。

　　1. cmd／sio0／sio1／sck

　　为了对rambus dram内部进行操作控制，组装了30个以上的控制寄存器（框图中央的上部）。为了访问这些寄存器而设计了cmd／sio0／sio1／sck这4个信号。

　　这些信号是用于进行配置的，所以速度都相当的慢。sck的周期时间最小为1000ns（1μs），因而需要在1mhz以下进行操作。

　　2. ctm／ctmn／cfm／cfmn（时钟）

　　ctmn、cfmn是分别与ctm（clock to master）、cfm（clock from master）配对的反相时钟信号。利用ctm、ctmn在器件内部生成发送时钟（tclk），利用cfm、cfmn在器件内部生成接收时钟（rclk），以便提取来自写人数据及row／col引脚的指令等。

　　3. dqa0～dqa7、dqs0～dqb7

　　这是进行读数据／写数据操作的信号。direct rambusdram的数据宽为8位或者16位，μpd488448是16位宽的direct rambus dram。由于在dram内部数据传输单位为64位，所以μpd488448具有两个64位通道，通过8个周期（directrambus dram由于可利用时钟的两个变化沿所以是4个时钟周期）进行传输。

　　4. rq0～rq7

　　这些引脚用于赋予控制指令及地址信息等，rq0～rq4、rq5～rq7又分别称为col0～col4、row0～row2，这是为directrambus dram将指令及数据分组打包而形成的组合。关于封装将在后面详细叙述。

　　5. vref

　　在通常的数据传输中所使用的direct rambus dram信号是以称为rsl（rambus signaling level，rambus信号电平）的信号电平工作的，赋予这个标准电压的就是vref引脚，vref电压是由规范决定的，为1.4v±0.2v。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）