sdram具有模式寄存器，通过该模式寄存器，可以切换sdram的操作模式。模式寄存器的设置如图1所示，可以说不是通过改变数据而是通过改变地址进行操作的。

　　图1 sdram的模式寄存器存取操作

　　（1）opcode（操作代码：ba0／ba1、a8～a12）

　　这是写人模式的设置。

　　·burst read and burst wrlte（突发读与突发写）

　　写操作时进行突发传输，起始地址是写操作开始时的列地址突发传输的字数是由突发长度（bl：a0～a2）指定的大小。

　　·burst read and single wrlte（突发读与单一写）

　　写操作时不进行突发传输，只能是相当于一个字的写操作。

　　（2）lmode（cas延迟时间设定：a4～a6）

　　异步dram的情况下，从ras及oas有效到数据输出所需要的时间是规定以ns为单位。而在同步dram的情况下，是通过第几个时钟指定是否输出的。

　　虽然cas延迟时间（cl）越小理所当然存取速度就越快，但由于与dram内部的操作关联，因而不能随便缩短cas延迟时间。在判断以多少mhz操作以及cas延迟时间取多大的值合适等问题时，需要查阅数据手册。

　　例如，hm5225165btt-75的时钟频率最高可为133mhz，但以133mhz操作时的oas延迟时间为3；而以100mhz进行操作时的cas延迟时间为2。

　　当以100mhz使之操作时，在发出读指令后的第2个时钟（20ns后）提取数据。而以133mhz进行操作时，由于将在第3个时钟（约22.6ns后）确定数据，因而如果只考虑单一的读操作传输速度，那么以100mhz进行操作的情况比较有利。事实上，利用突发传输的情况是非常普遍的，存在反常现象的情况只限于此。例如，传输4字时，由于从第2个字后是每隔一个时钟输出的，因此需要cas延迟时间＋3个时钟的时间。

　　当以100mhz进行操作、cas延迟时间为2时，存取速度为50ns，而当以133mhz进行操作、cas延迟时间为3时，存取速度约为45ns，因而133mhz的操作速度快了将近10％。

　　（3）bt（突发类型：a3）

　　同步dram与管道突发式sram等相同，具有对应连续存取主机某一连续区域的突发传输的操作模式。由该引脚指定突发操作的顺序（突发顺序）是线性突发顺序还是交叉存取突发顺序。

　　突发传输时，主机只需要提供所存取的起始地址，以后的地址将由同步dram端自动生成。

　　突发传输中低位地址如何变化的总结如图2所示。最具代表性的x86系列的奔腾处理器采用的是交叉存取突发顺序，而其他处理器一般都是以线性突发顺序进行操作的。

　　图2 突发顺序

　　（4）bl（突发长度：a0～a2）

　　该引脚设定在突发传输操作中进行多少字的传输，hm5225165如图所示，可以从1，2，4，8中进行选择。在目前个人计算机所使用的cpu中，突发长度一般为4字。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）