在如图1所示中，当驱动器3状态变化时，必然会对驱动器1的输入电容进行充放电。驱动器3由高电平到低电平转换时电流路径如图2所示，驱动器3对驱动器1下方的电容进行放电，放电回路如虚线所示，由于电路完全在芯片内部，所以不会产生互连噪声；同时对驱动器1上方的电容充电，充电回路如实线所示。驱动器3由低到高转换，驱动器1上方的电容被放电，同时下方的电容被充电，电流路径不变。

　　图1 驱动器3由高电平到低电平转换时的电流流向

　　在图1所示中，充电电流流经了封装中电源引脚电感lp和地引脚电感气，而没有流经信号线电感l1和l2。由于气和气上通过的电流是反向的，所以封装总电感为

　　l＝lp＋lg-2mpg

　　其中，mpg，指lp和lg之间的互感。

　　由于封装电感l和系统电源电感ls上产生压降，那么芯片实际得到的电源电压为

　　在开关的瞬间，加在芯片上的电源电压会下降，随后围绕眠呈阻尼振荡。

　　由上式上知，要将芯片上的供电下降限制到最小，需要通过减小电感或电流变化速率来减小感应噪声。但如果需要获得很高的时钟频率，就不能降低芯片内部驱动器的开关速率以减小di/dt。

　　另外，还可以让电源平面和地平面尽量接近以获得最小的系统电源供电电感厶；增加电源／地的引脚数目，缩短电源／地的引脚引线长度，以降低芯片封装中的电源和地路径的电感：电源和地引脚应成对分布并尽量靠近放置，以增加封装中电源和路径的互感，从而减小封装总电感；在芯片封装内部使用去耦旁路电容，如图2所示，这样高频电流的回路电感会非常小，能在很大程度上减小芯片内部的同步开关噪声；另外一个方案是给印制板系统增加去耦旁路电容。

　　图2 加入系统电源去耦旁路电容后，驱动器3由高电平到低电平转换时的电流流向

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）