对于一个给定电路，即di/dt不变的情况下，要减小同步开关噪声就得尽量减小回路的等效电感leff。可以把leff划分为3个部分：芯片内部开关输出回路等效电感leff,p；芯片外部开关驱动从高电平到低电平输出的回路等效电感leff,hl；芯片外部开关驱动从低电平到高电平输出的回路等效电感leff,lh。

　　由于芯片外同步开关在工作的时候，1到0的变化与0到1的变化同时存在，并且跳变不一致，因而导致某些回流方向相反，会因耦合而降低等效电感。在实际分析中，为了预测最坏的可能，都把所有的同步开关状态按一致变化情况处理。

　　芯片封装问题是导致同步开关噪声的根源，除此之外还有接插件和连接器。如何比较芯片封装的优劣，上面介绍的信号回路等效电感leff就是一个很好的参考指标，一般leff越大，意味着同步开关噪声也越大。如表所示举例分析了两种封装的等效电感。但在实际应用中，为了权衡电源稳定性和信号干扰之间的重要性，leff大也并不代表封装质量很差。

　　表 信号回路等效电感leff评估芯片封装举例

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）