摘要：基于先进的sopc技术的系统设计具有极大的灵活性，广泛应用于各类电子设计中。本文提出的语音网关，将蓝牙作为短距离无线接入技术，支持多个蓝牙终端通过以太网交换分组语音数据。网关可以同时支持的蓝牙终端数目可以通过配置iis控制器灵活地调整。文章系统地介绍了sopc的开发流程，iis控制器ip核，以及基于nios ii软核的设计方法。

　　1． 引言

　　近年来，随着蓝牙芯片成本的不断降低，应用进一步扩大，所有蓝牙终端设备接入并享受网络服务的可能性变得越来越大。另一方面，网络应用越来越广泛，其中热点之一即是分组语音技术。分组语音技术将语音信号转化为一定长度和速率的数字化语音包，以存储转发的方式进行交换和传输。蓝牙技术作为解决“最后10米”的无线传输技术，必将是无线个域网（wireless personal network，wpan）的首选技术。结合蓝牙技术和分组语音技术，可以使支持蓝牙的终端设备通过安全的无线链路，与蓝牙语音网关建立连接，通过以太网交换到目的蓝牙语音网关，然后与对方终端建立无线链路，完成语音的远距离传输。

　　传统的蓝牙—以太网适配器通常使用acl链路与蓝牙器件建立连接，将串行接口uart输出的数据转换成以太网帧，以实现以太网适配[1][2]，这样仅能传输普通数据，无法传输语音。本文从另一方面入手，研究如何实现语音数据到以太网的协议转换，并利用网络交换语音。设计了iis（inter-ic sound bus）控制器ip核，根据需要接入的蓝牙终端多少，灵活配置iis控制器个数，从而实现多个蓝牙终端经以太网双向语音通信。

　　sopc（system on programmable chip）是altera最先提出的概念，其实质是soc技术，与其它的soc技术相比，特点在于可编程性，即利用fpga的可编程性进行soc设计。通过将验证好的ip核即知识产权核嵌入fpga中，可以大大缩短开发周期，同时提高开发成功率。在本设计中，使用sopc的优势在于配置灵活，满足不同接入容量的需求。

　　2． 总体方案

　　语音网关由二部分组成：蓝牙模块和sopc系统，如图１所示。

　　众所周知，１个蓝牙终端可以与其它蓝牙终端建立７个acl链路和１个sco链路，只有后者能用于传输实时语音，所以蓝牙网关的容量取决于内部蓝牙模块的数目。蓝牙模块采用csr公司提供的集成蓝牙基带和射频部分的单芯片模块bluetoothcore3-multimedia external（以下简称bc03）。bc03基于bluecore03芯片，并提供iis/pcm、spi、uart/usb、pio接口。bluecore03内嵌16位risc微处理器，可作为简单的嵌入式控制器及蓝牙链路控制器，运行蓝牙软件协议及高层应用程序。

　　sopc系统主要包括1片fpga、2片8mb sram、1片128mb sdram、1片64mb flash、1片epcs4串行配置器件（4mb）和1片以太网控制器lan91c111。

　　3． 硬件方案

　　本节由二部分组成，首先介绍nios ii系统开发流程，然后是iis的ip核设计。

　　3.1 构建nios ii sopc系统

　　nios ii系列嵌入式处理器使用32位的指令集结构（isa），是建立在第一代16位nios处理器基础上的，最高可支持64位数据操作，定位于广泛的嵌入式应用。nios ii处理器包括三种内核：快速的（nios ii/f）、经济的（nios ii/e）和标准的（nios ii/s）内核。快速型（nios ii/f）处理器性能最高，但比经济型（nios ii/e）处理器多消耗25%资源[3]。使用altera的quartus ii 软件、sopc builder 工具以及nios ii 集成开发环境（ide），可以轻松的完成基于nios ii 处理器的嵌入式系统开发。

　　其中，sopc builder内嵌在quartus ii集成环境中，允许用户以图形化方式选择cpu、存储器、标准外设和用户定义外设。本设计中，标准外设中没有iis控制器，所以要单独设计用户外设。sopc builder主要生成两种文件：一种是.ptf文件，nios ii ide根据它编译c/c++等软件；另一种是hdl文件，可以是vhdl语言，也可以是verilog语言，提供给quartus ii，作为整个sopc项目的一部分。quartus ii软件对hdl文件进行编译、综合、布局布线，生成硬件映像文件，然后使用byteblaster线缆通过jtag下载到开发板中的cyclone芯片中，完成硬件平台。再利用nios ii ide编写应用程序，下载到flash中运行、调试。

　　3.1 iis控制器ip核设计

　　iis是串行数字音频总线，目前很多音频芯片都提供对iis的支持。bc03模块为了支持双工通信，设置了帧同步（ws）、时钟（clk）、和输入／输出数据线，可以作为master提供帧同步和时钟，也可以作为slave接收外部提供的帧同步和时钟。

　　这里使用verilog硬件描述语言设计iis控制器。为了实现双工通信就要分别设计接收器和发送器，它们拥有各自独立的缓冲区，共享avalon接口，如图2所示。

　　显然，要设计iis控制器，首先得解决采样、存储问题。因此，按照iis时序标准，设计前