位置:51电子网 » 技术资料 » 其它综合

Latch-Up(锁定)

发布时间:2008/6/3 0:00:00 访问次数:709

latch-up(锁定)是cmos存在一种寄生电路的效应,它会导致vdd和vss短路,使得晶片损毁,或者至少系统因电源关闭而停摆。这种效应是早期cmos技术不能被接受的重要原因之一。在制造更新和充分了解电路设计技巧之后,这种效应已经可以被控制了。 cmos电路之所以会产生latch-up效应,我们可以用图2.29来表示。在图中我们以剖面图来看一个cmos反相器如何发生此效应,而且它是用p型阱制造生产。在这个图中,我们同时也描绘了寄生电路,它包含了两个bjt(一个纵向npn和一个横向pnp)和两个电阻(rs是因n型衬底产生,rw是因p阱产生)。bjt的特性和mos是完全两样的。
cmos电路中的寄生pnpn效应


latch-up(锁定)是cmos存在一种寄生电路的效应,它会导致vdd和vss短路,使得晶片损毁,或者至少系统因电源关闭而停摆。这种效应是早期cmos技术不能被接受的重要原因之一。在制造更新和充分了解电路设计技巧之后,这种效应已经可以被控制了。 cmos电路之所以会产生latch-up效应,我们可以用图2.29来表示。在图中我们以剖面图来看一个cmos反相器如何发生此效应,而且它是用p型阱制造生产。在这个图中,我们同时也描绘了寄生电路,它包含了两个bjt(一个纵向npn和一个横向pnp)和两个电阻(rs是因n型衬底产生,rw是因p阱产生)。bjt的特性和mos是完全两样的。
cmos电路中的寄生pnpn效应


相关IC型号

热门点击

 

推荐技术资料

罗盘误差及补偿
    造成罗盘误差的主要因素有传感器误差、其他磁材料干扰等。... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!