位置:51电子网 » 技术资料 » 其它综合

NEC推出第二代65nm节点VLSI多层互连技术

发布时间:2008/6/3 0:00:00 访问次数:822

nec公司和nec电子公司近日推出多层cu/low-k互连技术,适于第二代65nm节点vlsi应用。通过改善互连结构和介质材料,减小有效介电常数,keff,在不影响可靠性的前提下使keff的目标值达到3.0。与常规结构比较,互连功耗缩减了15%,信号速度提高24%。

cu/low-k互连技术特性:

(1)为第二代65nm节点低功耗vlsi应用开发出采用双重镶嵌(dd)结构的高性能、多层cu/low-k互连技术

(2)开发dd互连结构,引入具有次微毫米孔隙的多孔low-k电介质,通过连接寄生电容,可使互连功耗减少15%。借助薄势垒金属的耦合作用,使互连cr产品的性能提升24%

(3)开发"dd孔隙封焊技术",使用超薄有机low-k薄膜覆盖多孔low-k薄膜的所有侧面,通路电介质可靠性提升5倍

采用多孔low-k薄膜的高性能dd互连技术要点:

1)蚀刻技术,减少对low-k薄膜等离子体的损坏
2)低热预算处理,抑制铜互连中的热应力

采用dd孔隙封焊技术以保证通路电介质的可靠性,用等离子体聚合bcb(p-bcb)薄膜作为孔隙封焊薄膜,线路电阻和通路电阻可分别减少9%和75%。

nec将致力于开发这项技术的早期产品,预计在2004年6月15日的夏威夷vlsi技术座谈会上公布研发结果。



nec公司和nec电子公司近日推出多层cu/low-k互连技术,适于第二代65nm节点vlsi应用。通过改善互连结构和介质材料,减小有效介电常数,keff,在不影响可靠性的前提下使keff的目标值达到3.0。与常规结构比较,互连功耗缩减了15%,信号速度提高24%。

cu/low-k互连技术特性:

(1)为第二代65nm节点低功耗vlsi应用开发出采用双重镶嵌(dd)结构的高性能、多层cu/low-k互连技术

(2)开发dd互连结构,引入具有次微毫米孔隙的多孔low-k电介质,通过连接寄生电容,可使互连功耗减少15%。借助薄势垒金属的耦合作用,使互连cr产品的性能提升24%

(3)开发"dd孔隙封焊技术",使用超薄有机low-k薄膜覆盖多孔low-k薄膜的所有侧面,通路电介质可靠性提升5倍

采用多孔low-k薄膜的高性能dd互连技术要点:

1)蚀刻技术,减少对low-k薄膜等离子体的损坏
2)低热预算处理,抑制铜互连中的热应力

采用dd孔隙封焊技术以保证通路电介质的可靠性,用等离子体聚合bcb(p-bcb)薄膜作为孔隙封焊薄膜,线路电阻和通路电阻可分别减少9%和75%。

nec将致力于开发这项技术的早期产品,预计在2004年6月15日的夏威夷vlsi技术座谈会上公布研发结果。



相关IC型号

热门点击

 

推荐技术资料

罗盘误差及补偿
    造成罗盘误差的主要因素有传感器误差、其他磁材料干扰等。... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!