位置:51电子网 » 技术资料 » 模拟技术

利用OrCAD/PSpice A/D仿真技术

发布时间:2008/5/28 0:00:00 访问次数:549

---- 图1是三相步进电机驱动电路的电路图,分析它的结构:首先由555脉冲发生器产生脉冲信号out,信号的周期和脉冲宽度由r5、c3、c4的值的大小来调整;脉冲信号out作为d触发器的时钟信号,由3个d触发器构成三相信号发生器,产生三个相位相差120度的脉冲信号a、b、c;a、b、c信号分别经过三态门,对电机电路进行控制。三态门可作为a、b、c信号的开关,控制a、b、c驱动信号的通断。其中l1、l2、l3为电机的三个绕组。r2、c1的值控制三相信号发生器的信号发生延迟时间,来配合555脉冲发生器的稳定时间。

---- 下面,我们利用orcad/pspice a/d仿真功能对其电路参数r5、c3、c4、c1、r2的值进行验正。

---- 一、 绘制原理图


图1

---- 新建一个project(file/new/project),选中analog or mixed-signal circuit选项,然后从orcad/capture/library/pspice子目录中的元件库调用元器件,绘制电路图。

---- 二、 开始仿真

---- 仿真之前,必须先建立仿真参数设置文件,点击pspice/new simulation profile,新建仿真参数设置文件。

---- 打开仿真参数设置对话框,设置仿真参数。因为电路的主要功能体现在瞬态分析中,所以电路仿真类型设置为time domain (transient);考虑r2 、c1的延迟作用以及555时钟脉冲发生器的稳定时间,仿真结束时间定为1s;起始时间从0s开始,以便观察系统的稳定时间;仿真步长使用系统默认值。如图2所示。


图2

---- 点击ok按钮关闭仿真参数设置对话框,放置观测探头:首先观察555时钟信号发生器的时钟输出、三相信号发生器产生的三相信号a、b、c及电容c1的充电情况。点击pspice/run开始运行pspice,仿真完成后,在波形显示窗口出现out点、a、b、c以及d点的波形,如图3所示。


图3

---- 三、 分析仿真结果

---- 本次仿真的参数值如下:r2=10k,c1=47u,r5=10k,c3=0.47u,c4=0.1u。由out点的波形得知,555时钟信号发生器产生的时钟信号周期大约为10ms,在10ms以后,时钟信号基本稳定。

---- 由a、b、c三点波形可知,在40ms以后,三相信号发生器的输出信号产生混乱,再观察d点波形,可知,在40ms时,d点电压大于0.7v,进入数字电路中的不定状态,导致d触发器输出进入不定状态,在这以后,虽然d点电压升高为高电平,但是因为d触发器的输入信号永远为不定状态,所以三相信号发生器的三相输出信号保持在不定状态。

---- 四、 解决问题

---- 为了解决改善这种状况,分析d触发器,必须保证d触发器的触发时钟信号作用时,d触发器的各个作用信号都处于稳定状态。因此,必须保证d点处于不定状态的时间小于d触发器的触发时钟信号周期。在此,修改r2、c1的值:减小r2的值,增大电容c1的充电电流,或减小c1的值以减小充电时间(当然也可以修改r5、c3、c4的值,但这将会改变三相信号发生器的输出信号的周期)。现在把r2的值改为100欧、c1的值改为4.7u,重新运行仿真,得到的波形如图4所示。


图4

---- 由图4可得,在d触发器的触发信号(上升沿)作用的一个周期内,d点电压度过了不定状态这一周期,即在d触发器的每一个触发信号(上升沿)作用的时刻,保证了d点的状态稳定在高电平或低电平,从而使三相信号发生器有稳定的输出信号(如图5所示)。

---- 图1是三相步进电机驱动电路的电路图,分析它的结构:首先由555脉冲发生器产生脉冲信号out,信号的周期和脉冲宽度由r5、c3、c4的值的大小来调整;脉冲信号out作为d触发器的时钟信号,由3个d触发器构成三相信号发生器,产生三个相位相差120度的脉冲信号a、b、c;a、b、c信号分别经过三态门,对电机电路进行控制。三态门可作为a、b、c信号的开关,控制a、b、c驱动信号的通断。其中l1、l2、l3为电机的三个绕组。r2、c1的值控制三相信号发生器的信号发生延迟时间,来配合555脉冲发生器的稳定时间。

---- 下面,我们利用orcad/pspice a/d仿真功能对其电路参数r5、c3、c4、c1、r2的值进行验正。

---- 一、 绘制原理图


图1

---- 新建一个project(file/new/project),选中analog or mixed-signal circuit选项,然后从orcad/capture/library/pspice子目录中的元件库调用元器件,绘制电路图。

---- 二、 开始仿真

---- 仿真之前,必须先建立仿真参数设置文件,点击pspice/new simulation profile,新建仿真参数设置文件。

---- 打开仿真参数设置对话框,设置仿真参数。因为电路的主要功能体现在瞬态分析中,所以电路仿真类型设置为time domain (transient);考虑r2 、c1的延迟作用以及555时钟脉冲发生器的稳定时间,仿真结束时间定为1s;起始时间从0s开始,以便观察系统的稳定时间;仿真步长使用系统默认值。如图2所示。


图2

---- 点击ok按钮关闭仿真参数设置对话框,放置观测探头:首先观察555时钟信号发生器的时钟输出、三相信号发生器产生的三相信号a、b、c及电容c1的充电情况。点击pspice/run开始运行pspice,仿真完成后,在波形显示窗口出现out点、a、b、c以及d点的波形,如图3所示。


图3

---- 三、 分析仿真结果

---- 本次仿真的参数值如下:r2=10k,c1=47u,r5=10k,c3=0.47u,c4=0.1u。由out点的波形得知,555时钟信号发生器产生的时钟信号周期大约为10ms,在10ms以后,时钟信号基本稳定。

---- 由a、b、c三点波形可知,在40ms以后,三相信号发生器的输出信号产生混乱,再观察d点波形,可知,在40ms时,d点电压大于0.7v,进入数字电路中的不定状态,导致d触发器输出进入不定状态,在这以后,虽然d点电压升高为高电平,但是因为d触发器的输入信号永远为不定状态,所以三相信号发生器的三相输出信号保持在不定状态。

---- 四、 解决问题

---- 为了解决改善这种状况,分析d触发器,必须保证d触发器的触发时钟信号作用时,d触发器的各个作用信号都处于稳定状态。因此,必须保证d点处于不定状态的时间小于d触发器的触发时钟信号周期。在此,修改r2、c1的值:减小r2的值,增大电容c1的充电电流,或减小c1的值以减小充电时间(当然也可以修改r5、c3、c4的值,但这将会改变三相信号发生器的输出信号的周期)。现在把r2的值改为100欧、c1的值改为4.7u,重新运行仿真,得到的波形如图4所示。


图4

---- 由图4可得,在d触发器的触发信号(上升沿)作用的一个周期内,d点电压度过了不定状态这一周期,即在d触发器的每一个触发信号(上升沿)作用的时刻,保证了d点的状态稳定在高电平或低电平,从而使三相信号发生器有稳定的输出信号(如图5所示)。

相关IC型号
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!