目前，移动计算与通信设备已很普遍，数字电子技术正是支持这一发展的驱动力，不过模拟电子技术发展也同样重要，二者缺一不可。
在蜂窝基站中，数字电子技术执行许多复杂的功能，通常在软件与固件控制下工作。而收发信号则需要模拟电子技术，adc和dac是二者联系的纽带。图 1 显示了发送与接收架构以及目前常用的相关半导体工艺。
发送侧架构的基本功能是通过在 dsp或 asic中运行“程序”生成数字信号，随后信号由duc(数字上变频器)进一步处理，再通过 dac转换为模拟信号，然后经过混频、滤波与放大，并通过天线发送。
接收侧的过程恰恰相反。天线接收的模拟信号通过模拟电子设备放大、混频并滤波，经adc转换为数字信号。然后依次经过ddc(数字下变频器)专用电子设备、asic 或 dsp 处理。
许多蜂窝基站制造商都力图增强系统性能并降低尺寸与成本。目前有两种方法实现：一是pa(功率放大器)的线性化，二是电子设备的集成。手机(手持终端)已成功地集成了收发功能。这也是基站设计的目标，不过基站所需的性能水平要高得多，因此现在要实现这一目标还很困难。

pa 线性化
为了满足频带外传输规范要求，pa在较高的 a 类上工作，效率低于 10%，这就需要大型器件以及大量电能。为了优化 pa 的尺寸与效率，ti正在开发线性化技术。
最简单的 pa 线性化方法之一就是降低波峰因数。波峰因数降低技术(fr)压缩了信号“峰值”，并降低了线性工作所需的平均功率。
此外，pa 线性化技术更大的突破是可使信号预失真。预失真是 pa 线性化的“法宝”，有望使 pa 效率优于 25%。不过这种方法非常复杂，并且要求了解 pa 失真特性——而该特性的变化方式非常复杂。该方法的基本思路是通过pa 预失真，使得当传输信号经过pa 时消除失真，并满足传输屏蔽的要求。其挑战在于 pa 的失真(即非线性)特性会随时间、温度以及偏压 (biasing) 的变化而变化，因器件的不同而不同。因此，尽管能确定单个器件的特性并设计正确的预失真算法，但要对每个器件都进行上述工作会增加成本。为了解决上述偏差，须使用反馈机制，对输出信号进行采样，并用以校正预失真算法。

图1 基站收发架构

图2 带有 pa 线性化的集成发送器

图3 集成接收机

集成常见功能与常见技术
蜂窝基站的另一发展趋势就是集成更多功能。集成的目的在于让功能模块变得更小以降低功耗、减少成本并提高可靠性。
集成通常采取的是将多个部件放在一个封装中。因此，分集接收机通过采用一个双功能部件，来代替两个 adc。此外还可以集成使用相同工艺技术的功能。因此，放大器与混频器可以集成在一起。架构发展是减少组件数量并提高性能的另一种方法，其实例之一就是使用正交调制器与解调器。
图 2 显示了包括更高pa线性化集成度的发送器。在该例中，波峰因数降低技术与数字预失真都借助 dsp 或微处理器集成到单芯片中。为了实现分集，使用两条发送路径，并在一个部件中集成了多个 duc。可以看出，正交调制需要两个 dac，而放大器也整合到了调制器中。发送信号的采样在 pa 进行，反馈用于线性化目的。
图 3 给出了带有分集接收机的更高集成度的接收机。每个信道都集成了 lna(低噪声放大器)，带有正交解调器、滤波功能、可变增益以及双 adc。通过使用正交解调，可用更简单的 nyquist 滤波器及抽样滤波器替代ddc功能。

集成数字与模拟
真正的挑战来自在单芯片上混合数字与模拟功能。高频数字逻辑会产生“噪声”，并会通过电源、其他共用连接以及辐射路径传导。噪声在模拟电路中至关重要，因为它决定着信噪比(snr)，而信噪比则是模拟系统中动态范围的关键品质因素。高性能数字意味着逻辑速度快，高性能模拟意味着动态范围高，将两者放置在同一 pcb板上需要很高的工程设计技巧，在芯片级上进行集成则更加困难。
尽管模拟电压最近已成功地从12v下降到5v与3.3v，不过他们很难继续降低到目前数字内核电压以下的水平。这是由于噪声在工作电压下降时没有降低，因此模拟工作电压必须保持在足够的高度才能提供良好的 snr。较低的电压不足以提供高动态范围模拟信号所需的性能空间。
此外，最先进的数字工艺与最先进的模拟工艺之间在工艺特征尺寸上也有很大差距。例如，德州仪器(ti)刚投产的最新型dsp采用了c027 90nm制造工艺，而ti最新高性能模拟工艺hpa07与bicom-iii则基于0.35mm的cmos工艺。
模拟工艺的起点是稳定的数字工艺。不管数字工艺晶体管提供什么线性功能，都作为片上模拟功能。因此，工艺早期阶段的重点仍是数字；而模拟功能只限于那些不需要额外工艺步骤或修改的项目。一旦工艺成熟并成功制造最新系列的高速逻辑产品后，数字工艺开发人员接下来就会开始下一工艺节点的工