基于NIO处理器的SOPC应用系统研究与设计

发布时间:2008/5/28 0:00:00 访问次数:413

1．引言

随着微电子技术和半导体工业的不断创新和发展，集成电路的集成度和生产工艺水平得到不断提高，从而使在一个半导体芯片上完成系统级的集成已成为可能，数字技术已进入片上系统(system on a chip)时代。然而由于受生产工艺和实验条件的限制，工程师很难在实验室完成soc设计。

可编程片上系统(system on aprogrammable chip)基于fpga芯片，将处理器、存储器、i／o口等系统设计需要的模块集成到一起，完成整个系统的主要逻辑功能，具有设计灵活，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。受到广大电子设计工程师的青睐。

本文着重探讨了基于altera公司fpga的嵌入式处理器nios内核和sopc软硬件设计技术，并在此基础上设计了基于pci的nios开发系统。

2．嵌入式处理器nios的基本特性

altera公司的nios是基于risc技术的通用嵌入式处理器软内核，它专门为可编程逻辑进行了优化设计，也为可编程片上系统(sopc)设计了一整套综合解决方案。nios处理器采用16位指令集，16／32位数据通道，5级流水线技术，平均一个时钟周期处理一条指令，性能高达50 m工ps。nios处理器内部结构如图1所示。nios v2．1处理器具有以下主要特征：

大容量窗口寄存器堆。最大可以实现512个内部通用寄存器，编译程序运用这些内部寄存器可以加快子程序的调用和局部变量的存取。

简单完备的指令集。32位和16位的nios系统都运用16位宽的指令，16位宽的指令减少了代码长度和指令存储区的宽度。

强大的寻址模式。nios指令集包括装载和存储指令，这样，编译程序可以加快结构体和局部变量(存储栈)的存取。

较强的可扩展性。用户可以直接把定制逻辑集成人nios算术逻辑单元(alu)内，并且自动生成包含c语言和汇编语言下访问定制指令硬件的宏指令的软件开发工具包(sdk)。

硬件辅助功能。用户可以利用硬件的优点去另创一些指令，从而促进指令执行速度(performance)。它可以有5条用户定制指令，用户可以把复杂的工作变成一个单一的指令来做。

3．基于pci接口的nios开发板卡的设计

3．1 fpga的选择

nios cpu可以下载到a1tera公司的大部分fpga器件中，如acexlk、apex、stratix及cyclone等系列。cyclone器件系列是目前世界上成本最低的fpga。它在相对低的价格下把特性、容量和性能完美地融合在一起，采用专门设计的低成本全新体系结构，特别适合于对成本敏感和大批量应用的高端消费类。设计者可以充分利用可编程逻辑的灵活性、经济性和面市的时间优势定制出适合自己使用的片上系统。结合实际需求，本开发系统选用cyclone系列的eplcl2q240c8。该芯片具有以下特征：

器件容量为12，060个逻辑单元和多达234kbits的嵌入存储器。嵌入存储器包括52个m4k ram模块，每块的数据传输速率超过200mhz。

采用1．5v，0．13um全铜工艺，173个用户i/o管脚，在最低成本下优
化为最大逻辑容量。

内置两个锁相环(pll)和一个层次时钟结构，具有完整的片内和片外系统时钟管理能力。

集成了单数据率(sdr)sdram，双数据率(ddr)sdram和fcram器件的专用接口电路，在133mhz时钟下数据率可高达266mbps。

支持多种单端i/o标准，包括lvttl，lvcmos，pci，sstl-2和sstl-3。具有多达129个低电压差分信号(lvds)兼容通道，每个性能可高达311mbps。

3．2开发系统硬件结构

nios开发系统由nios处理器模块、片外rom、片外ram、调试与信息交互模块、i／o设备模块等构成(如图2所示)。nios处理器预先下载到板上fpga之中，fpga内还包括片内启动rom、总线控制逻辑、外部并行输入输出端口(pio)等；开发板支持片内rom启动和片外rom启动模式，片内rom直接调用altera公司提供的库函数实现，片外rom选用sst公司的sst39vfl60，该芯片容量为lm× 16bit，访问速度70ns，采用两片进行位扩展到32-bit；nios处理器可以通过其总线直接访问片外同步sram，sram选用了micron公司的mt58l256l32f，该芯片容量为256k × 32bit，支持同步猝发数据传输，访问速度7．5ns。

为便于调试，开发板与主机采用pci接口方式进行通信。选用pci 9054作为pci总线桥接器，在fpga内部构造寄存器堆，实现主机对nios的控制、nios处理器工作状态监视，在pci9054局部总线与avalon总线之间设置输入fifo和输出fifo，实现主机与nios系统的数据缓冲。输入输出pifo选用idt公司的idt72v3650芯片，该芯片容量为2k× 32bit，支持同步数据传