1 介绍

一旦一个设计流片，你便希望它是正确的。时间，金钱还有你的名誉可能会因为asic的一个故障而一无所有。这门课程将涵盖流片前所有要做的步骤，这些步骤将会将你第一次流片失败的可能性减到最小，成功率达到最大。这些步骤包括怎样去写设计说明，由上到下的设计，仿真，测试向量生成，还有好的程序练习。

这份报告是针对于那些从事asic设计或正准备设计的工程师的。那些从未设计过asic的工程师会发现这门课程是非常有益的，那些有经验的设计师会发现这门课程是非常有用的参考书目。

1.1 什么是asic

一个专用集成电路，或asic，是指能被对半导体物理和半导体工艺不是很了解的工程师所设计的一种芯片。asic的销售商已经创建了元件和功能库，设计者可以在不需准确知道这些功能如何在硅上实现而使用这些库。asic的销售商也提供各自的软件工具，这些工具能对上述过程自动进行综合和电路的布局布线。asic供应商甚至还提供专门的工程师帮助asic设计者完成设计工作。这时供应商会对芯片布线，制造光刻板，并流片。

就像一个电路板工程师不需要对他设置在电路板上的集成电路有本质的了解一样，asic的设计师也不需要对他在asic设计中使用到的每一个单元完全了解。但这并不意味着不需要任何知识。就像一个印刷电路板工程师需要知道电容性负载和连线电阻这样的表面特性一样，asic设计者需要明白asic销售商提供给他的那些他在设计中要使用到的元件和功能库的说明书。

1. 2 门阵列和标准单元

这里有两种asic，并且每种有它自己的优点－－门阵列和标准单元。每种都有各自的结构。这些不同的结构导致了不同的制造工艺，不同的成本，不同的研发时间。根据你的需要，其中有一种会是最优的，并且它有利于让你在开始设计之前知道哪一种符合你的需要。

1.2.1 门阵列

门阵列包括规则的行和列的晶体管结构。每一个基础元件或门，包含着相同较少数量的未连接的晶体管。事实上，门阵列中的晶体管在开始时都是未连接的。这种情况产生的原因是因为器件的连接完全是由你所从事的设计所决定的。一旦你完成设计，布线软件就能算出哪些晶体管要进行连接。首先，设计中的低层次功能模块会被连接到一起。例如，六个晶体管能连接成一个d触发器。这六个晶体管在物理定位上彼此非常接近。在你设计中的低级别功能块被布局完成后，这些门阵列将被连接到一起。软件将继续这一过程直到整个设计完成。

asic的提供商生产大量包含门阵列的未布线模型，这些模型能满足各种门阵列使用者的要求。一个集成电路中包含多种材料的布线层，这些材料包括：半导体（硅），绝缘体（氧化物），还有导体（金属）。一个未布线模型使用了除最后起门连接作用的金属层外的所有介质。一旦你的设计完成，销售商只需连接上最后的金属层就可以完成你的芯片。

门阵列的优点是它有非常快的周转期。另外，因为销售商能为多家客户生产大量未布线阵列，所以每一家所分摊的开发费用就相对较低，这也被称为非经常性花费（nre）。

1.2.2 标准单元

标准单元asic是对已经完成连接和紧密布线的晶体管单元进行设计，这些单元包括d触发器，加法器，计数器。asic设计师连接这些标准单元就像他把一些ttl管壳连接到pc板上一样。标准单元asic的布局软件试图将这些元件放在模型上，并尽可能高效的把它们连接起来。

因为每个单元包含生产和连接晶体管的所有的布线层，并且因为每一个用户的设计不同，所以每个标准单元asic必需从头开始设计。这就导致了它的周转时间远大于门阵列。每一次光刻都是针对每一个特定客户的特定层的。因此，客户们不能想门阵列那样共同分担标准单元asic的开发经费。

标准单元设计方法的优点是定型后的管芯大小明显小于完成相同功能的门阵列。对一个门阵列来说，管芯大小是固定的，并且阵列中的很多晶体管根本没有得到使用。对于标准单元设计来说，只有那些设计需要的晶体管才被放在管芯中。小的管芯面积可以使每片晶圆上能产出更多的管芯，也就使每一个管芯的成本降低。这一点对于大量应用的产品来说是一个巨大的优点。

另外，如果制造商的设计库中有所需的复杂单元的话，标准单元asic可直接使用。很多的制造商的设计库中都有微处理器核。如果用门阵列来实现的话，这些单元会很难设计，并会占用很大的面积。

1.3 哪一种asic符合你的需要

使用哪一种asic完全取决于你的项目和预算。当你想降低原始投入，需要快的摄影凸版的周转，并且产量不是很大时，应该使用门阵列。当你要实现非常复杂的功能，并且希望有较大产量时，应该使用标准单元。

2.2 与非门

在asic设计的最低层，如果是使用与非门进行设计的，而不是用其他例如与门，或门，非门来设计的话， 对很多设计来说是最理想的.首先，与非门更加具有均衡性。换句话说，器件的上升和下降延迟时间