作者：安莎莎 赖伟林 张辉

    1 引言

    随着数字信号处理技术的不断发展，大容量可编程逻辑器件的不断涌现，fpga技术越来越多地应用在大规模集成电路设计中。在此硬件系统设计中，经常会遇到需要大容量的数据存储的情况，下面我们将针对fpga中内部block ram有限的缺点，提出了将fpga与外部sram相结合来改进设计的方法，并给出了部分vhdl程序。

    2 硬件设计

    这里将主要讨论以xilinx公司的 fpga（xc2s600e-6fg456）和issi公司的sram（is61lv25616al）为主要器件来完成大容量数据存储的设计思路。

    fpga即现场可编程门阵列,其结构与传统的门阵列相似,大量的可编程逻辑块(clb, configurable logic block)在芯片中央按矩阵排列,芯片四周为可编程输入/输出块(iob, input/output block),clb行列之间及clb和iob之间具有可编程的互连资源(icr, inter connect resource)。clb、iob和icr都由分布在芯片中的sram静态存储单元控制,sram中的数据决定fpga的功能,这些数据可以在系统加电时自动或由命令控制从外部存储器装入 。

    在进行数据存储时，可直接将数据写入fpga内部的block ram中，在一定程度上减少了fpga的资源分配。但fpga内部自带的ram块毕竟是有限的，当需进行大容量数据存储时这有限的ram块是远远不能满足系统设计要求的。此时，就需要将fpga与外部ram相结合完成大容量数据存储。具体硬件电路如图一所示：

    图一 硬件电路原理图

    3 is61lv25616al功能简介

    is61lv25616al是integrated silicon solution 公司（issi）的一款容量为256k×16的且引脚功能完全兼容的4mb的异步sram，可为xilinx公司的spartan-2e系列fpga提供高性能、高消费比的外围存储。除了256k×16异步sram外，issi还提供128k×16、512k×16、256k×8、512k×8和1m×8的异步sram。

    is61lv25616al引脚结构框图如图二所示：

    图二 is61lv25616al结构框图

    3.1主要特征

    (1)工作电压：3.3伏；

    (2)访问时间：10ns、12ns；

    (3)芯片容量：256k×16；

    (4)封装形式： 44引脚tsopii封装，也有48引脚mbga和44引脚soj封装；

    (5)采用0.18μm技术制造；

    3.2引脚功能

    (1)a0～a17：18位的地址输入线;

    (2)io0～io15：16位的三态数据输入输出线;

    (3) ：写控制线;

    (4) : 片选信号;

    (5) ：输出使能信号；

    (6) 、 ：低字节、高字节使能信号；

    (3)～(6)的控制线均为低电平有效。

    3.3控制逻辑电路设计

    如图三所示,控制逻辑由fpga来实现。主要包括读地址产生器、写地址产生器、读写时钟信号产生器及读写控制等几部分。下面分别加以讲述。

    图三 原理框图

    (1)写地址产生器：由于设计时采用256k×16 的sram，故有18位地址，写地址产生器用18位计数器实现。靠外部时钟驱动，每进行一次写操作后,读写控制单元产生计数脉冲，使其增1，直到18位计数器计满再循环写入地址为0的空间。