确保信号完整性的电路板设计准则
发布时间:2008/5/27 0:00:00 访问次数:383
    
    
    来源:eda.sdedu.net 作者:新闻管理员
    
    信号完整性 (si) 问题解决得越早,设计的效率就越高,从而可避免在电路板设计完成之后才增加端接器件。 si 设计规划的工具和资源不少,本文探索信号完整性的核心议题以及解决 si 问题的几种方法,在此忽略设计过程的技术细节。
    
    1 、 si 问题的提出
    
    随着 ic 输出开关速度的提高,不管信号周期如何,几乎所有设计都遇到了信号完整性问题。即使过去你没有遇到 si 问题,但是随着电路工作频率的提高,今后一定会遇到信号完整性问题。
    
    信号完整性问题主要指信号的过冲和阻尼振荡现象,它们主要是 ic 驱动幅度和跳变时间的函数。也就是说,即使布线拓扑结构没有变化,只要芯片速度变得足够快,现有设计也将处于临界状态或者停止工作。我们用两个实例来说明信号完整性设计是不可避免的。
    
    实例之一︰在通信领域,前沿的电信公司正为语音和数据交换生产高速电路板 ( 高于 500mhz) ,此时成本并不特别重要,因而可以尽量采用多层板。这样的电路板可以实现充分接地并容易构成电源回路,也可以根据需要采用大量离散的端接器件,但是设计必须正确,不能处于临界状态。
    
    si 和 emc 专家在布线之前要进行仿真和计算,然后,电路板设计就可以遵循一系列非常严格的设计规则,在有疑问的地方,可以增加端接器件,从而获得尽可能多的 si 安全裕量。电路板实际工作过程中,总会出现一些问题,为此,通过采用可控阻抗端接线,可以避免出现 si 问题。简而言之,超标准设计可以解决 si 问题。
    
    实例之二︰从成本上考虑,电路板通常限制在四层以内 ( 里面两层分别是电源层和接地层 ) 。这极大限制了阻抗控制的作用。此外,布线层少将加剧串扰,同时信号线间距还必须最小以布放更多的印制线。另一方面,设计工程师必须采用最新和最好的 cpu 、内存和视频总线设计,这些设计就必须考虑 si 问题。
    
    关于布线、拓扑结构和端接方式,工程师通常可以从 cpu 制造商那里获得大量建议,然而,这些设计指南还有必要与制造过程结合起来。在很大程度上,电路板设计师的工作比电信设计师的工作要困难,因为增加阻抗控制和端接器件的空间很小。此时要充分研究并解决那些不完整的信号,同时确保产品的设计期限。
    
    下面介绍设计过程通用的 si 设计准则。
    
    2 、设计前的准备工作
    
    在设计开始之前,必须先行思考并确定设计策略,这样才能指导诸如元器件的选择、工艺选择和电路板生产成本控制等工作。就 si 而言,要预先进行调研以形成规划或者设计准则,从而确保设计结果不出现明显的 si 问题、串扰或者时序问题。有些设计准则可以由 ic 制造商提供,然而,芯片供货商提供的准则 ( 或者你自己设计的准则 ) 存在一定的局限性,按照这样的准则可能根本设计不了满足 si 要求的电路板。如果设计规则很容易,也就不需要设计工程师了。
    
    在实际布线之前,首先要解决下列问题,在多数情况下,这些问题会影响你正在设计 ( 或者正在考虑设计 ) 的电路板,如果电路板的数量很大,这项工作就是有价值的。
    
    3 、电路板的层叠
    
    某些项目组对 pcb 层数的确定有很大的自主权,而另外一些项目组却没有这种自主权,因此,了解你所处的位置很重要。与制造和成本分析工程师交流可以确定电路板的层叠误差,这时还是发现电路板制造公差的良机。比如,如果你指定某一层是 50 ω阻抗控制,制造商怎样测量并确保这个数值呢?
    
    其它的重要问题包括︰预期的制造公差是多少?在电路板上预期的绝缘常数是多少?线宽和间距的允许误差是多少?接地层和信号层的厚度和间距的允许误差是多少?所有这些信息可以在预布线阶段使用。
    
    根
    
    
    来源:eda.sdedu.net 作者:新闻管理员
    
    信号完整性 (si) 问题解决得越早,设计的效率就越高,从而可避免在电路板设计完成之后才增加端接器件。 si 设计规划的工具和资源不少,本文探索信号完整性的核心议题以及解决 si 问题的几种方法,在此忽略设计过程的技术细节。
    
    1 、 si 问题的提出
    
    随着 ic 输出开关速度的提高,不管信号周期如何,几乎所有设计都遇到了信号完整性问题。即使过去你没有遇到 si 问题,但是随着电路工作频率的提高,今后一定会遇到信号完整性问题。
    
    信号完整性问题主要指信号的过冲和阻尼振荡现象,它们主要是 ic 驱动幅度和跳变时间的函数。也就是说,即使布线拓扑结构没有变化,只要芯片速度变得足够快,现有设计也将处于临界状态或者停止工作。我们用两个实例来说明信号完整性设计是不可避免的。
    
    实例之一︰在通信领域,前沿的电信公司正为语音和数据交换生产高速电路板 ( 高于 500mhz) ,此时成本并不特别重要,因而可以尽量采用多层板。这样的电路板可以实现充分接地并容易构成电源回路,也可以根据需要采用大量离散的端接器件,但是设计必须正确,不能处于临界状态。
    
    si 和 emc 专家在布线之前要进行仿真和计算,然后,电路板设计就可以遵循一系列非常严格的设计规则,在有疑问的地方,可以增加端接器件,从而获得尽可能多的 si 安全裕量。电路板实际工作过程中,总会出现一些问题,为此,通过采用可控阻抗端接线,可以避免出现 si 问题。简而言之,超标准设计可以解决 si 问题。
    
    实例之二︰从成本上考虑,电路板通常限制在四层以内 ( 里面两层分别是电源层和接地层 ) 。这极大限制了阻抗控制的作用。此外,布线层少将加剧串扰,同时信号线间距还必须最小以布放更多的印制线。另一方面,设计工程师必须采用最新和最好的 cpu 、内存和视频总线设计,这些设计就必须考虑 si 问题。
    
    关于布线、拓扑结构和端接方式,工程师通常可以从 cpu 制造商那里获得大量建议,然而,这些设计指南还有必要与制造过程结合起来。在很大程度上,电路板设计师的工作比电信设计师的工作要困难,因为增加阻抗控制和端接器件的空间很小。此时要充分研究并解决那些不完整的信号,同时确保产品的设计期限。
    
    下面介绍设计过程通用的 si 设计准则。
    
    2 、设计前的准备工作
    
    在设计开始之前,必须先行思考并确定设计策略,这样才能指导诸如元器件的选择、工艺选择和电路板生产成本控制等工作。就 si 而言,要预先进行调研以形成规划或者设计准则,从而确保设计结果不出现明显的 si 问题、串扰或者时序问题。有些设计准则可以由 ic 制造商提供,然而,芯片供货商提供的准则 ( 或者你自己设计的准则 ) 存在一定的局限性,按照这样的准则可能根本设计不了满足 si 要求的电路板。如果设计规则很容易,也就不需要设计工程师了。
    
    在实际布线之前,首先要解决下列问题,在多数情况下,这些问题会影响你正在设计 ( 或者正在考虑设计 ) 的电路板,如果电路板的数量很大,这项工作就是有价值的。
    
    3 、电路板的层叠
    
    某些项目组对 pcb 层数的确定有很大的自主权,而另外一些项目组却没有这种自主权,因此,了解你所处的位置很重要。与制造和成本分析工程师交流可以确定电路板的层叠误差,这时还是发现电路板制造公差的良机。比如,如果你指定某一层是 50 ω阻抗控制,制造商怎样测量并确保这个数值呢?
    
    其它的重要问题包括︰预期的制造公差是多少?在电路板上预期的绝缘常数是多少?线宽和间距的允许误差是多少?接地层和信号层的厚度和间距的允许误差是多少?所有这些信息可以在预布线阶段使用。
    
    根
上一篇:可编程逻辑控制器在机顶盒中的应用
热门点击
- OrCAD/PSpice9直流扫描分析的应用
- OrCAD/PSpice9直流扫描分析的应用
- protel99se和DXP的使用感想
- CCS噪声模型:用于串扰噪声分析的高精确度建
- ORCAD/PSPICE
- 硬件描述语言HDL的现状与发展
- 利用Liberty CCS建模技术实现更高精
- OPC工具挺进DFM
- SystemWeaver 实现复杂SOC的片
- 基于FPGA的多路模拟量、数字量采集与处理系
推荐技术资料
- 泰克新发布的DSA830
- 泰克新发布的DSA8300在一台仪器中同时实现时域和频域分析,DS... [详细]