来源：电子技术应用 作者：重庆大学刘晓明 王 军 谢明钦

    摘要：介绍基于sram的可重配置cpld的原理，通过对多种串行配置的比较，提出了由单片机和flash存储器组成的串行配置方式，并从系统复杂度、可靠性和经济性等方面进行了比较和分析。

    关键词：复杂可编程逻辑器件 静态随机存储器 被动串行

    基于sram（静态随机存储器）的可重配置pld（可编程逻辑器件）的出现，为系统设计者动态改变运行电路中pld的逻辑功能创造了条件。pld使用sram单元来保存配置数据。这些配置数据决定了pld内部的互连关系和逻辑功能，改变这些数据，也就改变了器件的逻辑功能。由于sram的数据是易失的，因此这些数据必须保存在pld器件以外的eprom、eeprom或flash rom等非易失存储器内，以便使系统在适当的时候将其下载到pld的sram单元中，从而实现在电路可重配置icr（in-circuit reconfigurability）。

    本文介绍笔者设计的pld icr控制电路，它不但线路结构简洁、开发容易、体积小、成本低，并且在图2介绍的icr控制电路中，其存储pld配置数据的flash存储器采用并行总线，交换速度较快。然而pld配置数据较大，通常都在数十千字节以上。如何提高图2介绍的icr控制电路的配置速度，使系统上电后的最短的时间内完成配置而进入正常工作状态，软件设计上的一个重点。

    1 基于sram的可重配置cpld的结构与原理

    早期的可编程逻辑器件大多采用紫外线可擦除只读存储器（eprom）和电可擦除只读存储器（eeprom）方式。如gal系列、epf7064、epf7128等。由于其结构简单、规模小，只能完成简单数字逻辑功能。此后，出现了一类结构上稍复杂的基于sram存储器的可编程芯片，即复杂可编程逻辑器件（cpld），它能完成各种数字逻辑功能。

    采用这些结构的可编程逻辑器件有altera公司的flex、acex、apex系列，xilinx公司的spartan、virtex系列。多年来，altera公司一直致力于cpld的开发。近几年，该公司又推出了很有竞争力的cpld器件，即灵活的逻辑单元阵列的flex（flexible logic element matrix）系列产品。相对于其它一些厂家的fpga产品来说，altera公司的flex系列产品有其独特之处。这主要表现在高密度、在线配置功能、高速度和连续式布线结构等方面。

    查找表lut（look-up-table）是基于sram的可重配置pld的一个重要组成部分，lut本质上就是一个ram。目前cpld中多使用4输入的lut，所以每一个lut可以看成个有4位地址线的16×1bit的ram。当用户通过gdf原理图或vhdl语言描述了一个逻辑电路后，cpld开发软件会自动计算逻辑电路的所有可能结果，并把结果事先存入查找表。这样，当多信信号进行逻辑运算时就等于输入一个地址进行查表，找出地址所对应的内容，然后将其输出即可。

    2 可编程逻辑器件的配置原理

    首先在开发软件max+plus ii的assign菜单下选择将要采用的基于sram的器件名称。经过编译、优化、逻辑综合、仿真等步骤达到设计要求后，软件会自动产生一个编程文件（扩展名为.sof文件）。对于基于sram工艺的可编程逻辑器件（如altera的所有flex、acex、apex系列，xilinx的sparten、vertex系列），由于sram存储器的特点，掉电后数据会消失，因此在调试期间可以采用并口byteblastemv下载电缆多次重复配置pld器件。当电路设计成功，调试完成后，需要将配置数据烧写固化在一个由altera生产的专用eeprom（如epc1441）中。上电时，由这片配置eeprom先对pld加载数据，几十毫秒后，pld即可正常工作。

    cpld器件的工作状态分为三种：首先是上电配置状态（configuration mode），将编程的数据装入cpld器件的过程，也可称之为构造；然后是初始化状态（initialization mode），在配置完成后，cpld器件复位内部各类寄存器，让i/o引脚为逻辑器件正常工作做准备；最后是用户状态（user mode）