作者：国防科技大学atr国家重点实验室（410073）孙富明 北京科技大学信息工程学院（100083）李笑盈 来源：《电子技术应用》

摘要：介绍了利用多种eda工具进行fpga设计的实现原理及方法，其中包括设计输入、综合、功能仿真、实现、时序仿真、配置下载等具体内容。并以实际操作介绍了整个fpga的设计流程。 关键词：fpga 仿真 综合 eda 在数字系统设计的今天，片上系统（soc）技术的出现已经在设计领域引起深刻变革。为适应产品尽快上市的要求，设计者必须合理选择各eda厂家提供的加速设计的工具软件，以使其产品在本领域良性发展。fpga设计是当前数字系统设计领域中的重要方式之一。本文以多种eda厂家工具为基础，系统介绍fpga设计的流程。 1 数字逻辑划分与fpga内部结构 图1所示为数字逻辑权状分类图，由其可以看出，现场可编程门阵列（fpga）是专用集成电路中可编程逻辑器件的重要分支。 随着微电子工业的发展与进步，fpga的集成度已经达到数百万门，如xilinx公司的xcv3200e最大门数为320万门，altera公司的apex20k1500e为150万门，且系统时钟频率已达到200mhz，支持多种i/i电压标准，并具有丰富的可重复利用的ip核，便于加速系统设计。 fpga的内部资源（以xilinx公司为例）一般分为可编程逻辑块clb、输入输出块iob和可编程连线pi三部分。通过编程控制pi连接各clb单元，可以形成具有特定功能的电路。使用各公司的专用设计软件设计fpga，最终可形成由pi控制clb单元的位流文件。

xilinx公司主推的virtex系列fpga产品采用0.22微米工艺，具有如下特性：支持9种i/o标准、4个延时锁定环、块存储与分布存储并存、可编程流水延时存储、热控制、配置速率为500mb/s。而altera公司的apex20ke系列同样是其公司主推的fpga产品，在内部嘏线资源方面与xilinx公司产品不同。在virtex器件中，分为双长线、单长线、长线几种，在布线时可以按最近原则进行取舍；而在apex20ke中，连线仅为一种等长，所以在时序分析时比较准确。 2 fpga设计原理 fpga设计人体分为设计输入、综合、功能仿真（前仿真）、实现、时序仿真（后仿真）、配置下载等六个步骤，设计流程如图2所示。下面分别介绍各个设计步骤。 2.1 设计输入 设计输入包括使用硬件描述语言hdl、状态图与原理图输入三种方式。hdl设计方式是现今设计大规模数字集成电路的良好形式，除ieee标准中vhdl与verilog hdl两种形式外，尚有各自fpga厂家推出的专用语言，如quartus下的ahdl。hdl语言描述在状态机、控制逻辑、总线功能方面较强，使其描述的电路能特定综合器（如synopsys公司的fpga compiler ii或fpga express）作用下以具体硬件单元较好地实现；而原理图输入在顶层设计、数据通路逻辑、手工最优化电路等方面具有图形化强、单元节俭、功能明确等特点，另外，在altera公司quartus软件环境下，可以使用momory editor对内部memory进行直接编辑置入数据。常用方式是以hdl语言为主，原理图为辅，进行混合设计以发挥二者各自特色。 通常，fpga厂商软件与第三方软件设有接口，可以把第三方设计文件导入进行处理。如quartus与foundation都可以把edif网表作为输入网表而直接进行布局布线，布局布线后，可再将生成的相应文件交给第三方进行后续处理。 2.2 设计综合 2.2 设计综合 综合，就是针对给定的电路实现功能和实现此电路的约束条件，如速度、功耗、成本及电路类型等，通过计算机进行优化处理，获得一个能满足上述要求的电路设计方案。也