摘要：本文介绍了一种在高速数据采集电路中突破存储器存储速度瓶颈限制的分时存储技术，此技术不但可以使数据采集电路获得较高的采集速度，还可以用低价位的通用存储器替代高价位的存储器，以提高产品的性价比。

    关键词：高速数据采物色 存储器 分时存储技术

前言

随着半导体集成电路（IC）技术的不断发展，A/D转换器的速度越来越快，美国TI公司和AD公司都开发出了采样速度100MSPS、价位低廉的器件，这使得高速数据采集电路的广泛应用成为可能。但A/D转换仅是高速数据采集电路中一个重要组成部分，另一个重要组成部分就是高速数据存储电路。由于高速存储器的价格居高不下，它又成为高速数据采集电路广泛应用的瓶颈。如何突破存储器速度的限制，如何用低价的、速度较慢的存储器通过合理的设计，以达到高速存储器的效果，这正是本文要探讨的问题。

高速数据采集电路的构成

从数据采集电路的框图（图1）可见，整个电路由两部分组成：一是数据采样电路，二是数据存储电路。两个电路的工作是由采样时钟发生器产生的时钟同步的。采样速度有多高，存储的速度就要求有多快，否则将丢失信号的信息。

要跟上高速A/D的采样速度则需要高速的存储器。目前市面上常见的静态存储器的速度都在30～50ns之间，15～20ns的静态存储器的价格成倍地高于通用的静态存储器。在设计高速数据采集电路时总会遇到这样的问题：怎样突破静态存储器存储速度的限制，怎样降低高速采集系统的成本。我们在电路的设计上进行了尝试，采用分时存储技术有效地解决了这个问题。

分时存储方案

    分时存储的思想是用一个快速锁存器件将高速采集的数据进行锁存，而后让相对慢速的静态存储器进行存储以保证数据存储的可靠性。由于让多个静态存储器分时地参与了数据存储的过程，使得多个慢速静态存储器分时存储操作过程进行了叠加，其效果等效于一个高速静态存储器的操作。就像在一条生产流水线上对各个工艺环节的工位分配一样。为让生产流水线的作业正常运行，当在某个工位上产生了停滞现象时，解决的办法有两个：一是换上一个快手，二是增加人手，当找不到快手时，或是一个快手的费用数十倍于一般操作手时，使用两个或多个一般操作手来保证流水线的正常运行就成了有效的选择。

分时存储技术的电路实现

分时存储技术的实现电路见图2。

    数据采样操作过程中，由控制器发出的读/写控制信号被置为低电平，数据采集电路中的采样时钟发生器发出的信号通过三态门作为数据采集电路数据采样操作过程中的同步信号，这个同步信号为A/D器件的采样时钟，同时它又作为数据采集电路地址发生器的时钟同步信号，它和经过二分频的信号A、四分频的信号B一起作用于SN74F138译码器，产生了/Y0、/Y1、/Y2和/Y3这样4个频率相等但相位不同的信号，见时序图（图3）。

这4个信号分别作为4个存储器的触发信号，其上升沿将采集的数据锁存到各个存储器的数据端口。四分频的信号B作为地址发生器1的时钟，产生地址信号A0～A10.信号B经反向后