利用Virtex-5 FPGA实现更高的性能

发布时间:2008/5/27 0:00:00 访问次数:472

来源：电子设计技术作者：赛灵思公司市场经理 adrian cosoroaba

在fpga系统设计中，要达到性能最大化需要平衡具有混合性能效率的元器件，包括逻辑构造(fabric)、片上存储器、dsp和i/o带宽。在本文中，我将向你解释怎样能在追求更高系统级性能的过程中受益于xilinx? 的virtex?-5 fpga构建模块，特别是新的expressfabric?技术。以针对逻辑和算术功能的量化预期性能改进为例，我将探究expressfabric架构的主要功能。基于实际客户设计的基准将说明virtex-5expressfabric技术性能平均比前一代virtex-4 fpga要高30%。

利用新的逻辑构造(在里面你可以实现诸如计数器、累加器和ram/rom存储)和可用的硬ip模块、存储器及dsp(经最优化以运行在高达550mhz的时钟速率)，virtex-5 fpga无疑是针对高性能设计的平台选择。

expressfabric的性能

自从上世纪80年代中期第一颗fpga问世以来，大多数fpga的逻辑构造一直是基于相同的基本四输入查找表(lut)架构。virtex-5家族是第一个提供完全独立输入(不共享)的真正6输入lut(6-lut)构造的fpga平台(图1)。向6-lut构造架构转移为65nm的virtex-5 fpga家族提供了在关键路径延迟—决定逻辑构造性能的因素—与裸片面积之间的最有效折衷。

图1：virtex-5可配置逻辑模块(clb)构成两个逻辑片，每逻辑片利用4个提供更少逻辑级好处的独立6-lut。

随着工艺技术的进步，互连时间延迟能占关键路径延迟的50%以上。赛灵思已经为virtex-5 fpga开发了新的互连模式，通过较少的跳跃(hops)到达更多的地方来增强性能。新的模式增加了两到三跳之内可以到达的逻辑互连的数量。此外，更为有序的路由模式使xilinx ise?软件更容易找到最优化的路由。所有互连功能对fpga设计工程师都是透明的，但是，将转变为更高的整体性能和更容易设计的可路由性。本质上，virtex-5模式根据距离提供快速可预测的路由。

通过把新的6-lut构造与进位链、专用多路选择器和触发器(与把这些单元连接起来的独特方法)这样的特殊功能相结合，创造了非常卓越的性能和实现逻辑及算术功能的效率。

多路选择器(mux)就是清楚地说明expressfabric技术好处的例子之一。在virtex-4架构中实现一个4:1 mux需要两个4输入lut和一个muxf模块；同样的4:1 mux现在可以在virtex-5器件中用一个lut来实现。类似地，在virtex-4架构中实现一个8:1 mux需要四个lut和三个muxf模块；而新的virtex-5架构仅仅需要两个6-lut，因此，性能更高且逻辑利用更佳，如图2所示。

图2： virtex-5 fpga与virtex-4 fpga在8:1多路选择器实现上的比较。

与过去的xilinx fpga家族一样，virtex-5 slice l(逻辑片)利用专用的进位链可以实现逻辑功能、寄存器和算术功能。稍微更复杂的slice m(存储器片)提高了在lut(srl)内部实现分布式ram及移位寄存器的性能。

由expressfabric架构所提供的各种各样改进当中，新的进位链结构(carry chain structure)当被用于实现算术运算时实质上产生了更高的性能，其对关键路径延迟的影响可以在表1中的若干例子容易地看到。

表1：virtex-5 fpga与virtex-4 fpga在实现算术功能上的比较。