位置:51电子网 » 技术资料 » 模拟技术

基于SRAM的可重配置电路

发布时间:2008/5/27 0:00:00 访问次数:523

作者:清华大学电机工程与应用电子技术系 唐晓泉 黄益庄 来源:《电子产品世界》

基于sram的可重配置pld(可编程逻辑器件)的出现,为系统设计者动态改变运行电路中pld的逻辑功能创造了条件。pld使用sram单元来保存字的配置数据决定了pld内部互连和功能,改变这些数据,也就改变了器件的逻辑功能。由于sram的数据是易失的,因此这些数据必须保存在pld器件以外的eprom,eeprom或flash rom等非易失存储器内,以便系统在适当的时候将其下载到pld中,从而实现在电路可重配置icr(in-circuit reconfigurability,在电路可重配置)。 如何实现icr?alter公司的应用方案an88中详细介绍一种基于ds87c520微控制器的isp&icr设计方法,并钭其源代码放在altera的网上,供用户免费下载。作者在设计一要求具有icr功能的电子装置时,在详细分析了an88介绍的方法之后,发现该应用方案中介绍的电路结构复杂,对微控制器性能及微控制器的开发装置的要求和成本都较高,且只适用于工作电压为5v的pld电路。本文介绍的是作者设计的pld icr控制电路,它和altera介绍的方法相比,不但线路结构简洁、开发容易、体积小、成本低,而且只需改变icr控制电路的电源电压,就能实现工作电压为3.3v或5v的pld器件的电路内重配置。 icr控制电路硬件原理 icr控制电路原理图如图1所示。图中的u1是icr控制电路的核心器件,它是philips公司在1999年底推出的20引脚低成本的微控制器p87lpc762,该微控制器具有2k字节的程序存储器、128字节的ram、18/15个i/o、watchdog、通用串行接口uart和一个硬件i2c总线控制器。p87lpc762采用的是80c51加速处理器结构,其指令和80c51兼容,但指令的执行速度在相同时钟下,是标准80c51微控制器的两倍。因它采用的是硬件i2c总线控制器节省大量的软硬件资源。u2、u3是atmel公司的串行eeprom at24c256,其串行通信协议为i2c,容量为32k字节。在电路中,u2和u3有来存储pld的配置数据。 icr控制电路的工作过程为:经maxplus ⅱ编译生产的pld配置文件经过预处理后,通过pc机的串行通讯口下载到u1中,并在u1的控制下存储在eeprom u2和u3中,u1再根据系统的要求通过p0.2、p0.3、p0.4、p0.6和p0.7等5个i/o口,将其存储在u2和u3中的pld配置数据下载到电路中的pld。 因作者设计电路中的pld是altera公司的acex系列的ep1k30,其配置文件的容量为52k字节,故电路中采用了两片at24c256存储pld的配置数据。如果配置的pld是epf10k10或epf10k20,则只需要一片at24c256,此时整个icr控制电路仅仅只有两片ic,这可以说它是目前结构最简单、成本最低的icr控制电路了。读者在应用该电路时,可根据其pld文件的大小(pld的配置文件的大小可参考alterr公司的应用方案an116)采用1~4片at24c256。 icr控制电路软件设计要点 在图1介绍的icr控制电路中,其存储pld配置数据的eeprom at24c256采用i2c串行总线进行数据交换,其数据交换速度较慢(当工作电压为5v时,其最大i2c总线时钟为1mhz),而pld配置数据又比较大,通常都在数十k字节以上。因此如何提高图1介绍的icr控制电路的配置速度,这将是软件设计上的一个重点。 altera公司生产且具有icr功能的pld器件有flex6000、flex10k、apex和acex系列,它们的配置方式可分为ps(无源串行)、pps(无源并行同步)、psa(无源并行异步)、psa(无源串行异步)和jtag(joint test action)等四种方式,在这四种方式,ps方式因pld与配置电路的互连最简单,对配置时钟的最小频率没有限制而应用最广泛,因此在图1介绍的icr控制电路中也采用ps配置方式来实现icr功能。图2是ps配置方式的时序图。 数据从at24c256读出时,可采用读当前地址、随机读和顺序读三种方式。这三种方式中,顺序读的最简单,速度最快,因为在同一片at24c256中,仅需要写入一次读命令就可以按顺序从0地址开始直至读完整片at24c256中的全部数据。at24c256顺序读的时序图如图3所示。 比较图2和图3,可以看出pld的ps配置时序图和at24c256顺序读时序图有很多相似之处,其唯一的差别在于:在ps配置方式中,其数据配置顺序是序列的最低位最先输入,而i2c总线读过程则是其序列的最高位最先输出,它们之间的输入和输出顺序刚好相反。如果将pld的配置文件通过一定的预处理,使其配置数据的最低位存储在eeprom的最高位上,则在配置过程中,从eeprom i2c总线上读出的

作者:清华大学电机工程与应用电子技术系 唐晓泉 黄益庄 来源:《电子产品世界》

基于sram的可重配置pld(可编程逻辑器件)的出现,为系统设计者动态改变运行电路中pld的逻辑功能创造了条件。pld使用sram单元来保存字的配置数据决定了pld内部互连和功能,改变这些数据,也就改变了器件的逻辑功能。由于sram的数据是易失的,因此这些数据必须保存在pld器件以外的eprom,eeprom或flash rom等非易失存储器内,以便系统在适当的时候将其下载到pld中,从而实现在电路可重配置icr(in-circuit reconfigurability,在电路可重配置)。 如何实现icr?alter公司的应用方案an88中详细介绍一种基于ds87c520微控制器的isp&icr设计方法,并钭其源代码放在altera的网上,供用户免费下载。作者在设计一要求具有icr功能的电子装置时,在详细分析了an88介绍的方法之后,发现该应用方案中介绍的电路结构复杂,对微控制器性能及微控制器的开发装置的要求和成本都较高,且只适用于工作电压为5v的pld电路。本文介绍的是作者设计的pld icr控制电路,它和altera介绍的方法相比,不但线路结构简洁、开发容易、体积小、成本低,而且只需改变icr控制电路的电源电压,就能实现工作电压为3.3v或5v的pld器件的电路内重配置。 icr控制电路硬件原理 icr控制电路原理图如图1所示。图中的u1是icr控制电路的核心器件,它是philips公司在1999年底推出的20引脚低成本的微控制器p87lpc762,该微控制器具有2k字节的程序存储器、128字节的ram、18/15个i/o、watchdog、通用串行接口uart和一个硬件i2c总线控制器。p87lpc762采用的是80c51加速处理器结构,其指令和80c51兼容,但指令的执行速度在相同时钟下,是标准80c51微控制器的两倍。因它采用的是硬件i2c总线控制器节省大量的软硬件资源。u2、u3是atmel公司的串行eeprom at24c256,其串行通信协议为i2c,容量为32k字节。在电路中,u2和u3有来存储pld的配置数据。 icr控制电路的工作过程为:经maxplus ⅱ编译生产的pld配置文件经过预处理后,通过pc机的串行通讯口下载到u1中,并在u1的控制下存储在eeprom u2和u3中,u1再根据系统的要求通过p0.2、p0.3、p0.4、p0.6和p0.7等5个i/o口,将其存储在u2和u3中的pld配置数据下载到电路中的pld。 因作者设计电路中的pld是altera公司的acex系列的ep1k30,其配置文件的容量为52k字节,故电路中采用了两片at24c256存储pld的配置数据。如果配置的pld是epf10k10或epf10k20,则只需要一片at24c256,此时整个icr控制电路仅仅只有两片ic,这可以说它是目前结构最简单、成本最低的icr控制电路了。读者在应用该电路时,可根据其pld文件的大小(pld的配置文件的大小可参考alterr公司的应用方案an116)采用1~4片at24c256。 icr控制电路软件设计要点 在图1介绍的icr控制电路中,其存储pld配置数据的eeprom at24c256采用i2c串行总线进行数据交换,其数据交换速度较慢(当工作电压为5v时,其最大i2c总线时钟为1mhz),而pld配置数据又比较大,通常都在数十k字节以上。因此如何提高图1介绍的icr控制电路的配置速度,这将是软件设计上的一个重点。 altera公司生产且具有icr功能的pld器件有flex6000、flex10k、apex和acex系列,它们的配置方式可分为ps(无源串行)、pps(无源并行同步)、psa(无源并行异步)、psa(无源串行异步)和jtag(joint test action)等四种方式,在这四种方式,ps方式因pld与配置电路的互连最简单,对配置时钟的最小频率没有限制而应用最广泛,因此在图1介绍的icr控制电路中也采用ps配置方式来实现icr功能。图2是ps配置方式的时序图。 数据从at24c256读出时,可采用读当前地址、随机读和顺序读三种方式。这三种方式中,顺序读的最简单,速度最快,因为在同一片at24c256中,仅需要写入一次读命令就可以按顺序从0地址开始直至读完整片at24c256中的全部数据。at24c256顺序读的时序图如图3所示。 比较图2和图3,可以看出pld的ps配置时序图和at24c256顺序读时序图有很多相似之处,其唯一的差别在于:在ps配置方式中,其数据配置顺序是序列的最低位最先输入,而i2c总线读过程则是其序列的最高位最先输出,它们之间的输入和输出顺序刚好相反。如果将pld的配置文件通过一定的预处理,使其配置数据的最低位存储在eeprom的最高位上,则在配置过程中,从eeprom i2c总线上读出的

相关IC型号

热门点击

 

推荐技术资料

泰克新发布的DSA830
   泰克新发布的DSA8300在一台仪器中同时实现时域和频域分析,DS... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!