受到平板印刷技术进步的推动，ic转换速度继续保持不断提升的势头。与此同时，时钟速度的逐步加快则使得时序余量大大减少。

     广义来说，管理高速效应的技术可以分为三类，有时我们称其为“3 t”：

    ● 技术（technology）--选择足够快速的驱动器技术满足您的功能需求（但又尽可能慢）；

    ● 拓扑(topology)--选择的拓扑既能满足时序要求，又能最大限度减轻信号反射的影响；

    ● 匹配(termination)--运用无源元件管理信号反射。

    听来很容易，对吗？问题是，在设计印刷电路板时，我们将面临成千上万种此类选择，您必须在这些技术与时序要求以及电磁兼容（emc）之间求得平衡。

    阻抗失配

    出现阻抗不连续就可能发生反射，不连续包括板卡层叠、线宽变化、bga出线、分支、过孔、负载、连接器或电源平面间断。

    反射问题之所以严重，是因为它受到几大因素的影响，其中包括阻抗差异、相对于整条传输路径长度的阻抗不连续时的长度以及能容忍的噪声容限。

    有些反射尽管还没有那么严重，但无法运用“3t”来解决。因此，就采用主动预防方式控制阻抗的流程而言，运用hyperlynx stackup planning工具（如图1所示）开展布线前阻抗规划就成了关键和重要的工作。

    第一个“t”：按照技术开展筛选

    目前我们可以运用很多策略来处理非理想布线。首先是了解哪些网络可以允许比较差的布线，哪些网络无法做到这一点。“技术筛选”战略能够在此时发挥较好作用，它可以将网络分成以下几种：

    ● 信号完整性关键信号（时钟、选通脉冲以及对信号需要边沿要求较高的信号）；

    ● 时序关键信号（地址、数据以及出现非理想信号边沿但必须与时序要求协调一致的信号）；

    ● 驱动器转换速率快于5ns 的信号。

    我们有必要快速考察一下快速驱动器边沿速率的效应。图2所示为各驱动器边缘在同一 5英寸传输线上不断增加时所产生的效应。10ns 和5ns 驱动器产生了较好的接收器波形。速率较快的2.5ns 和1.0ns 驱动器则产生了发射，并在黄色和红色接收器波形上发生振荡。

    第二个“t”：拓扑、信号完整性和时序

    如果网络相对其驱动速度而言较短的话，则易于避免信号完整性问题的出现，因为反射可以以较快的速度被吸收掉。从图2所示最快1.0ns 的波形而言，反射能够在半英寸的传输长度下稳定下来。尽管在学术上讲得通，但一位有经验的工程师肯定不会愿意为很多精心规划的高速网络规定一个长度不超过半英寸的传输长度。

    有时候，抛弃“经验做法”的布线可能在实际上成为解决信号完整性问题的关键。让我们考虑一个个案，某个时钟具有多个接收器，每个接收器都对skew比较敏感（即时钟必须在相同时间抵达每个接收器）。在这一个案中，菊花链布线可能并不理想，因为它向每个接收器顺次传输信号，这样就肯定会产生skew。

     绝佳方案可能是“星形”方案，即每个接收器（或接收器的子器件）都拥有自己的布线支线。每个接收器的放置位置与驱动器之间都保持大约相同的延迟长度，与菊花链相比，每个接收器与其他接收器之间的隔离度更高。

    我们在强调３“t”之间相互关系和权衡折衷的同时，也必须指出星形布线安排将会引出一些新的问题。多条支线将给驱动器集成电路造成低阻抗，要求其能够输入输出较大的动态电流。实际上如图３所示，您可能需要为这一拓扑案例使用一项更为强劲的驱动器技术，比如xilinx　spartan-3 lvcmos33_f_24ma驱动器，而不是lvcmos33_f_8ma。

    第３个“t”：匹配

    作为一般性规则，信号边沿速率超过5ns 的任何信号在网络中传输的长度超过1英寸均应进行匹配。尽管降低成本是重要的，但关联产生的信号质量效益也是关键所在——它影响到该产品是否能好好工作。让我们针对不同的拓扑结构和设计要求考察几种匹配策略。

    匹配类型

  &nb