范宏波 李一民 朱红梅 来源：《电子技术应用》

     摘要：通过对比多种fpga数据加载方式，从可靠性、经济性及pcb设计等几个方面说明了串行加载的优越性，分析了目前串行加载所面临的问题。为解决串行加载新面临的问题，提出了采用eeprom与9500系列cpld相结合实现串行加载的构想，并通过实际设计，成功地实现了该构想。

     关键词：fpga

     cpld eeprom 并-串转换

     自大规模现场可编程逻辑器件问世以来，先后出现了两类器件，一类是基于sram体系结构的fpga系列，如xilinx公司4000系列和最新的virtex系列；另一类

     基于fastflash技术的cpld器件，如xilinx公司9500系列和lattic公司的isplsxx系列芯片。fpga具有容量大、设计资源丰富、片内rom及ram设计灵活等特点[1]，但是它们需要在每次上电时进行数据加载。目前实现加载的方法有以下三种：①采用prom并行加载；②彩

     专用srom串行加载；③采用单片机控制实现加载。第一种方式需要占用较多的fpga管脚资源，虽然这些管脚在加载完成后可用作一般i/o口，但在加载时不允许这些载完成后可用作一般i/o口，但在加载时不允许这些管脚有其他任何外来信号源；另外数据存储器prom与fpga之间的大量固定连线如8位数据线以及大量访问prom的地址线等，使得pcb设计不便。但是第一种方式有一个有利的方面，即prom的容量较大、容易购置、价格低、技术支持（编程器）较好。第二种方式情况刚好与第一种方式相反，即占用资源少，pcb布板方便，但是容量小、价格较高、兼容性差。第三种方式采用单片机控制，由prom中读取并行数据，然后再串行送出。由于涉及到单片机编程，对于开发者来说较为不便；另外，如果单片机仅用来实现该任务，较为浪费硬件资源。cpld的一个最大优点是采用计算机专用开发工具，通过jtag口直接一次性实现编程数据加载，并永久保留，除非进行再次编程（与gal器件相似）。该类器件比较适合在实验室内进行现场调试，但是由于其数据的加载必须通过计算机，因此对于从事野外作业者来说会产生不便。

     通过上述比较，并结合实际工作情况，我们认为采用串行数据加载比较方便、可靠（这种可靠性得益于fpga与srom之间较少的接口线）。但随着fpga规模的不断升级，其config数据量越来越大，截止到本文写作时，config数据量最大已列6mbit，虽然xilinx公司有相关的xc17x系列srom提供使用，但皆为一次性芯片[2]、开发成本较高、代理商供货周期长、价格较高，这给fpga的应用及普及带来很大的障碍。我们曾使用过at&t公司的att17系列电可擦除srom，但是该类srom芯片能与xilinx系列fpga芯片实现接口的种类不多，且容量小。由于种种原因，其价格往往是同样存储容量的eeprom的五、六倍，甚至更高，并且来源困难。那么能不能结合并行加载与串行加载的优点，从而解决容量fpga数据加载的问题呢？我们在仔细分析了串行加载机制后，认为采用eeprom作为数据存储器，经过可控的并-串转换，应该可以实现数据加载。下面的xilinx公司virtex系列xcv100芯片为例，采用atmel公司1兆位的at29c010a进行数据存储，采用xilinx公司9500系列xc95108芯片作为加载控制器件进行设计。

     1 原理设计

     原理性master serial模式串行加载时序如图1所示。在该加载模式中，比较重要的几个信号为/init、cclk、datain、done。/init表示fpga芯片上电时或者当/program信号为低时fpga内部数据初始化过程，并作为外送信号给数据加载控制器件作为复位之用。当/init信号跃为高电平时，cclk开始启动。加载数据datain在cclk的上升沿打入，与通用串行通讯相类似，加载数据流也有开始位与结束位，且以数据帧的方式接收。一旦发生错误，fpga立即停止接收数据，并将/init信号置为低电平，因此该信号又称为错误指示信号。当数据全部接受并验证无误后，fpga将done信号置为“1”[3]。

     在分析了fpga加载数据流特性后，可以得出这样一个结论：保证cclk与datain之间的严格同步与连续性，就可以实现加载。基于此结论，在生成加载数据格式时，产生单片srom串行格式，对于xilinx公司的fpga系列，该格式为.mcs文件格式；然后