王接枝，熊熙烈，吕 岿，黄先恺，何锦军

    对时钟脉冲(简称cp)边沿时间的要求，是触发器品质评价的重要指标之一。触发器只有在cp边沿陡峭(短的边沿时间)的条件下工作，才能保证其可靠性。文献[1]指出，cmos电路的基本触发单元是由传输门和或非门组成的主从结构，输入的数据由传输门引导，因此，对时钟脉冲的上升时间和下降时间就有一定的要求。但文献[l]对cmos触发器在cp边沿的工作模式没有进行深人研究，留下了两个有待探索的问题：一是cp边沿时间过长，触发器会出现什么异常现象及为什么会出现这种现象；二是为保证触发器正常工作，cp边沿时间不能超过多少，它与触发器参数的关系及计算与测量方法。这些问题的回答都依赖于触发器在cp边沿工作特性的研究。为此，采用标准cmos cd4000系列、高速cmos 74hc和74hct系列中有关型号的触发器为实验样品，观察cp边沿时间过长时出现的异常现象，研究异常现象出现的原因，提出cmos触发器在cp边沿工作的电路模型，探索触发器正常工作时cp边沿时间与触发器参数的关系，从而使文献[1]的有关论述更加具体、深化、正确，这对cmos触发器的正确使用、研制和提高产品质量都有一定的理论指导意义。

    1 cmos触发器的结构与工作原理

    cmos d触发器足主-从结构形式的一种边沿触发器，cmos t型触发器、jk触发器、计数单元、移位单元和各种时序电路都由其组成，因此仪以cmos d触发器为例进行说明。

    图1是用cmos传输门和反相器构成的d触发器，反相器g1、g2和传输门tg1、tg2组成了主触发器，反相器g3、g4和传输门tg3、tg4组成了从触发器。tg1和tg3分别为主触发器和从触发器的输入控制门。反相器g5、g6对时钟输入信号cp进行反相及缓冲，其输出cp和cp′作为传输门的控制信号。根据cmos传输门的工作原理和图中控制信号的极性标注可知，当传输门tg1、tg4导通时，tg2、tg3截止；反之，当tg1、tg4截止时，tg2、tg3导通。

    当cp′=0，cp′=1时，tg1导通，tg2截止，d端输入信号送人主触发器中，使q′=d，q′=d，但这时主触发器尚未形成反馈连接，不能自行保持。q′、q′跟随d端的状态变化；同时，由于tg3截止，tg4导通，所以从触发器形成反馈连接，维持原状态不变，而且它与主触发器的联系被tg3切断。

    当cp′的上升沿到达(即cp′跳变为1，cp′下降为0)时，tg1截止，tg2导通，切断了d信号的输入，由于g1的输入电容存储效应，g1输入端电压不会立即消失，于是q′、q′在tg1截止前的状态被保存下来；同时由于tg3导通、tg4截止，主触发器的状态通过tg3和g3送到了输出端，使q=q′=d(cp上升沿到达时d的状态)，而q=q′=d。

    在cp′=1，cp′=0期间，q=q′=d，q=q′=d的状态一直不会改变，直到cp′下降沿到达时(即cp′跳变为0，cp′跳变为1)，tg2、tg3又截止，tg1、tg4又导通，主触发器又开始接收d端新数据，从触发器维持已转换后的状态。

    可见，这种触发器的动作特点是输出端的状态转换发生在cp′的上升沿，而且触发器所保持的状态仅仅取决于cp′上升沿到达时的输入状态。正因为触发器输出端状态的转换发生在cp′的上升沿(即cp的上升沿)，所以这是一个cp上升沿触发的边沿触发器，cp上升沿为有效触发沿，或称cp上升沿为有效沿(下降沿为无效沿)。若将四个传输门的控制信号cp′和cp′极性都换成相反的状态，则cp下降沿为有效沿，而上升沿为无效沿。下面以cp上升沿为有效触发沿进行分析。

    2 触发器在cp边沿的工作特性研究

    2.1 触发器在cp边沿工作状况的实验观察

    把cmos d触发器cd4013接成计数工作方式(d端与q端连接，即d=q)，工作电源电压vdd=10v，由函数发生器df1641d输出的信号作为时钟端输入信号cp，用数字存储示波器tds1000(带宽60mhz)同时观察触发器时钟端和输出端波形，如图2所示，称之为工作波形图。

    图2(a)所示是cp为频率f=52khz，幅度um=10v的方波信号时所观察到的工作波形图(图中上方是cp信号，下方为输出信号