基于模糊控制的迟早门同步器及其FPGA实现
发布时间:2008/5/27 0:00:00 访问次数:601
来源：电子技术应用 作者：瞿俊杰摘要：介绍了迟早门同步器的基本工作原理，提出了在迟早门同步器中引入模糊逻辑控制获得较小相位抖动的方法，给出了迟早门同步器在ｆｐｇａ上的具体实现。
关键词：符号同步 模糊控制 ｆｐｇａ在数字通信系统中，必须以符号速率对解调器的输出进行周期性地采样。为此，接收器需要一个采样时钟信号，这个时钟信号的频率和符号速率相等，相位则必须保证采样时刻是最佳的。在接收器中获得这个采样时钟的过程被称为符号同步或符号定时恢复。迟早门（ｅａｒｌｙ－ｌａｔｅ ｇａｔｅ）是实现符号同步的重要方法之一，广泛运用于各种数字通信系统中。本文提出的基于模糊控制的迟早门与传统的迟早门相比，具有同步速度快、过冲小、相位抖动小等优点。在其ｆｐｇａ实现中，采用了离线计算实时查表控制的方法，并针对实际应用的情况，将控制表转化为逻辑方程，进一步简化了电路。
１ 迟早门简介一阶闭环平衡双积分型迟早门结构如图１所示。
早门累加器和迟门累加器分别在两个连续的半符号周期内对输入数据的采样值进行累加，即计算前半符号周期和后半符号周期内接收到的信号的能量，它们与一个减法器共同构成了相位检测器。为了保证相位检测的有效性，采样时钟的频率必须是符号速率的偶数倍，一般至少要为８倍。如果接收到的信号为连续的０或１，那么相位误差δｅ为零；如果接收到的信号中０、１交替出现，那么相位误差δｅ可能不为零。误差累加器和比较器构成了一阶低通环路滤波器，相位误差累加值与一个门限值比较，产生的差值控制本地生成的数据时钟相位。相位误差累加值的符号决定数据时钟的相位是前移还是后移，每次相位调整的幅度是固定的，调整的门限值也是固定的。控制逻辑根据本地生成的数据时钟决定早门累加器、迟门累加器和误差累加器的工作时序。
若迟早门的采样周期为ｔｓ，数控振荡器的调整幅度为ｄ，则由于迟早门相位调整造成的接收数据时钟的相位抖动为ｄ·ｔｓ。如果调整幅度ｄ较大，则数据时钟可以很快地同步上，但是相位抖动就会比较大。如果调整幅度ｄ较小，则相位抖动较小，但是数据时钟可能需要较长的时间获得同步。
２ 迟早门的模糊控制设计同步速度和相位抖动是制约迟早门性能得以提高的主要因素。为了实现较小相位抖动要求下的快速同步，可以采用自适应技术，在相位捕捉阶段使用较大的调整幅度，在相位跟踪阶段使用较小的调整幅度。本文提出了一种基于模糊控制的方法，同样可以达到自适应的效果，而且鲁棒性好、易于实现。
基于模糊控制的平衡双积分型迟早门结构如图２所示。
在结构上，基于模糊控制的迟早门用两个相位误差寄存器取代了传统迟早门的相位误差累加器，用一个两输入、单输出的模糊控制器取代了传统迟早门的简单比较器。该模糊控制器的输入为相位误差累加值的当前值δｅ（ｎ）和前一次计算值δｅ（ｎ－１），输出为数控振荡器的调整幅度值ｄ。用三角形隶属度函数将输入变量δｅ模糊分割为负大（ｎｂ）、负小（ｎｓ）、零（ｚｒ）、正小（ｐｓ）、正大（ｐｂ）五种取值，模糊分割的图形表示如图３所示。输出变量ｄ被模糊分割为负大（ｎｂ）、负中ｎｍ、负小（ｎｓ）、零（ｚｒ）、正小（ｐｓ）、正中ｐｍ、正大（ｐｂ）七种取值，模糊分割的图形表示如图４所示。
模糊控制器的控制规则表如表１所示。
表1 模糊控制规则表相位误差δe(n-1)
相位误差δe(n)
dco调整幅度d
nb
ns
zr
ps
pb
nb
pb
pb
pm
pm
ps
ns
pb
pm
pm
ps
ps
zr
pm
ps
zr
ns
nm
ps
ns
ns
nm
nm
nb
pb
ns
nm
nm
nb
nb由于模糊控制器输入变量模糊分割的相邻两个取值具有５０％的交叠，所以除个别点（０、±ａ／２、±ａ）以外的精确输入值都对应两条控制规则。模糊控制器输出变量的清晰化采用重心法。
３ 模糊控制迟早门的ｆｐｇａ实现在实际运用中，需要对接收到的１ｍｂｐｓ高斯最小频移键控（ｇａｕｓｓ－ｍｓｋ）信号进行符号同步，这就要求模糊控制单元的推理速度至少为１ｍ ｆｌｉｐｓｆｕｚｚｙ ｌｏｇｉｃａｌ ｉｎｆｅｒｅｎｃｅｓ ｐｅｒ ｓｅｃｏｎｄ。显然，对这样的推理速度指标，用软件在一般的通用处理器上是很难实现的。因此，模糊控制迟早门必须使用硬
来源：电子技术应用 作者：瞿俊杰摘要：介绍了迟早门同步器的基本工作原理，提出了在迟早门同步器中引入模糊逻辑控制获得较小相位抖动的方法，给出了迟早门同步器在ｆｐｇａ上的具体实现。
关键词：符号同步 模糊控制 ｆｐｇａ在数字通信系统中，必须以符号速率对解调器的输出进行周期性地采样。为此，接收器需要一个采样时钟信号，这个时钟信号的频率和符号速率相等，相位则必须保证采样时刻是最佳的。在接收器中获得这个采样时钟的过程被称为符号同步或符号定时恢复。迟早门（ｅａｒｌｙ－ｌａｔｅ ｇａｔｅ）是实现符号同步的重要方法之一，广泛运用于各种数字通信系统中。本文提出的基于模糊控制的迟早门与传统的迟早门相比，具有同步速度快、过冲小、相位抖动小等优点。在其ｆｐｇａ实现中，采用了离线计算实时查表控制的方法，并针对实际应用的情况，将控制表转化为逻辑方程，进一步简化了电路。
１ 迟早门简介一阶闭环平衡双积分型迟早门结构如图１所示。
早门累加器和迟门累加器分别在两个连续的半符号周期内对输入数据的采样值进行累加，即计算前半符号周期和后半符号周期内接收到的信号的能量，它们与一个减法器共同构成了相位检测器。为了保证相位检测的有效性，采样时钟的频率必须是符号速率的偶数倍，一般至少要为８倍。如果接收到的信号为连续的０或１，那么相位误差δｅ为零；如果接收到的信号中０、１交替出现，那么相位误差δｅ可能不为零。误差累加器和比较器构成了一阶低通环路滤波器，相位误差累加值与一个门限值比较，产生的差值控制本地生成的数据时钟相位。相位误差累加值的符号决定数据时钟的相位是前移还是后移，每次相位调整的幅度是固定的，调整的门限值也是固定的。控制逻辑根据本地生成的数据时钟决定早门累加器、迟门累加器和误差累加器的工作时序。
若迟早门的采样周期为ｔｓ，数控振荡器的调整幅度为ｄ，则由于迟早门相位调整造成的接收数据时钟的相位抖动为ｄ·ｔｓ。如果调整幅度ｄ较大，则数据时钟可以很快地同步上，但是相位抖动就会比较大。如果调整幅度ｄ较小，则相位抖动较小，但是数据时钟可能需要较长的时间获得同步。
２ 迟早门的模糊控制设计同步速度和相位抖动是制约迟早门性能得以提高的主要因素。为了实现较小相位抖动要求下的快速同步，可以采用自适应技术，在相位捕捉阶段使用较大的调整幅度，在相位跟踪阶段使用较小的调整幅度。本文提出了一种基于模糊控制的方法，同样可以达到自适应的效果，而且鲁棒性好、易于实现。
基于模糊控制的平衡双积分型迟早门结构如图２所示。
在结构上，基于模糊控制的迟早门用两个相位误差寄存器取代了传统迟早门的相位误差累加器，用一个两输入、单输出的模糊控制器取代了传统迟早门的简单比较器。该模糊控制器的输入为相位误差累加值的当前值δｅ（ｎ）和前一次计算值δｅ（ｎ－１），输出为数控振荡器的调整幅度值ｄ。用三角形隶属度函数将输入变量δｅ模糊分割为负大（ｎｂ）、负小（ｎｓ）、零（ｚｒ）、正小（ｐｓ）、正大（ｐｂ）五种取值，模糊分割的图形表示如图３所示。输出变量ｄ被模糊分割为负大（ｎｂ）、负中ｎｍ、负小（ｎｓ）、零（ｚｒ）、正小（ｐｓ）、正中ｐｍ、正大（ｐｂ）七种取值，模糊分割的图形表示如图４所示。
模糊控制器的控制规则表如表１所示。
表1 模糊控制规则表相位误差δe(n-1)
相位误差δe(n)
dco调整幅度d
nb
ns
zr
ps
pb
nb
pb
pb
pm
pm
ps
ns
pb
pm
pm
ps
ps
zr
pm
ps
zr
ns
nm
ps
ns
ns
nm
nm
nb
pb
ns
nm
nm
nb
nb由于模糊控制器输入变量模糊分割的相邻两个取值具有５０％的交叠，所以除个别点（０、±ａ／２、±ａ）以外的精确输入值都对应两条控制规则。模糊控制器输出变量的清晰化采用重心法。
３ 模糊控制迟早门的ｆｐｇａ实现在实际运用中，需要对接收到的１ｍｂｐｓ高斯最小频移键控（ｇａｕｓｓ－ｍｓｋ）信号进行符号同步，这就要求模糊控制单元的推理速度至少为１ｍ ｆｌｉｐｓｆｕｚｚｙ ｌｏｇｉｃａｌ ｉｎｆｅｒｅｎｃｅｓ ｐｅｒ ｓｅｃｏｎｄ。显然，对这样的推理速度指标，用软件在一般的通用处理器上是很难实现的。因此，模糊控制迟早门必须使用硬
上一篇：ALLEGRO布线缺点之我见
相关技术资料- 5-12全界面量子芯片调控分析应用软件 Visage
- 5-1212nm FFC 工艺 HIFI5 DSP 系列芯片
- 5-12最新全场景座舱芯片X9SP
- 5-12安全芯片、电动汽车用功率驱动芯片应用标准
- 5-12MIPI A-PHY功率及通信芯片技术介绍
- 5-12新一代Harmony OS 5 操作系统技术应用探究
- 5-10全新SRP5030HMT 屏蔽式功率电感系列
- 5-10SiC 模块、激光雷达、高精度传感器工作原理
- 5-10瑞芯微 RK3588M结构技术参数设计
- 5-10安全芯片、电动汽车用功率驱动芯片发展趋势
- 5-10高端电源芯片和智能功率器件发展前景分析
- 5-10SerDes 芯片组 NLS9116 和 NLS9246探究
- 相关IC型号
热门点击
- ALLEGRO布线缺点之我见
- PCB LAYOUT技术大全---初学者必看
- 统一的电路仿真验证平台的设计
- 用等效性检查验证连续改变
- SoC原型验证技术的研究
- 视频窗口控制器设计
- 正确的印制电路板布局可改善动态范围
- 基于模糊控制的迟早门同步器及其FPGA实现
- 红外遥控电路中455kHz陶瓷谐振电路的设计
- 基于FPGA的多路脉冲重复频率跟踪器
推荐技术资料
- 泰克新发布的DSA830
- 泰克新发布的DSA8300在一台仪器中同时实现时域和频域分析，DS... [详细]
公网安备44030402000607
