来源：单片机及嵌入式系统应用 作者：柳永胜 黄祥伟 赵武智摘要：介绍双口ram和fifo的结构原理及仲裁逻辑控制；详细说明二者在由数字信号处理器和mcs-51单片机构成的多机系统中的应用，并对二者进行了比较。

关键词：双口 ram fifo 多机系统 仲裁逻辑 dsp 单片机

前言在测控、仪器仪表、语音信号处理和图像通信领域中往往需要多处理器分工完成数字信号处理（dsp）算法和与外部系统的通信、控制、数据采集和人机接口功能。在多机系统中，cpu之间的通信常采用以下几种方式：（1）串行通信。这种方式相对简单，由于受到波特率的限制，在不同档次单片机之间需要通信业务大的场合得不到很好的通信效果。（2）并行通信。利用cpu的i/o功能在cpu之间增加缓冲器或锁存器实现双机通信。通信性能较串行通信有所提高，但仍然得不到理想的效果。（3）利用共享式存储器实现。dma方式就是其中的一种，能够达到数据的高速传输，但不能同时访问存储器，cpu必须等待总线，而且有些cpu不支持dma功能。另一种是利用多端口存储器，双口ram和fifo是常用的两种多端口的存储器，允许多cpu同时访问存储器，大大提高了通信效率，而且对cpu没有过多的要求，特别适合异种cpu之间异步高速系统中。因此，受到硬件设计者的青睐。

一、两种多端口存储器

1.双口ram的仲裁控制

双口ram是常见的共享式多端口存储器，以图1所示通用双口静态ram为例来说明双口ram的工作原理和仲裁逻辑控制。双口ram最大的特点是存储数据共享。图1中，一个存储器配备两套独立的地址、数据和控制线，允许两个独立的cpu或控制器同时异步地访问存储单元。既然数据共享，就必须存在访问仲裁控制。内部仲裁逻辑控制提供以下功能：对同一地址单元访问的时序控制；存储单元数据块的访问权限分配；信令交换逻辑（例如中断信号）等。

（1）对同一地址单元访问的竞争控制

如果同时访问双口ram的同一存储单元，势必造成数据访问失真。为了防止冲突的发生，采用busy逻辑控制，也称硬件地址仲裁逻辑。图2给出了地址总线发生匹配时的竞争时序。，此处只给出了地址总线选通信信号先于片选脉冲信号的情况，而且，两端的片选信号至少相差taps——仲裁最小时间间隔（idt7132为5ns），内部仲裁逻辑控制才可给后访问的一方输出busy闭锁信号，将访问权交给另一方直至结束对该地址单元的访问，才撤消busy闭锁信号，将访问权交给另一方直至结束对该地址单元的访问，才撤消busy闭锁信号。即使在极限情况，两个cpu几乎同时访问同一单元——地址匹配时片选信号低跳变之差少于taps，busy闭锁信号也仅输出给其中任一cpu，只允许一个cpu访问该地址单元。仲裁控制不会同时向两个cpu发busy闭锁信号。

（2）存储单元数据块的访问权限分配

存储单元数据块的访问权限分配只允许在某一时间段内由1个cpu对自定义的某一数据块进行读写操作，这将有助于存储数据的保护，更有效地避免地址冲突。信号量（semaphore，简称sem）仲裁闭锁就是一种硬件电路结合软件实现访问权限分配方法。sem单元是与存储单元无关的独立标志单元，图3给出了一个信号量闭锁逻辑框图。两个触发器在初始化时均使sem允许输出为高电平，等待双方申请sem。如果收到一方写入的sem信号（通常低电平写入），如图3所示，仲裁电路将使其中一个触发器的sem允许输出端为低电平，而闭锁另一个sem允许输出端使其继续保持高电平。只有当先请求的一方撤消sem信号，即写入高电平，才使另一sem允许输出端的闭锁得到解除，恢复等待新的sem申请。

（3）信令交换逻辑（signaling logic）

为了提高数据的交换能力，有些双口ram采用信令交换逻辑来通知对方。idt7130（1k容量）就是采用中断方式交换信令。利用两个特殊的单元（3ffh和3feh）作为信令字和中断源。假设左端cpu向3ffh写入信令，将由写信号和地址选通信号触发右端的中断输出，只有当右端的cpu响应中断并读取3ffh信令字单元，其中断才被双口ram撤消。

以上是双口ram自身提供的仲裁逻辑控制，也可采用自行设计的仲裁协议。下面的实例将介绍这种方法。

2.fifo的工作原理

fifo（first in first out）全称是先进先出的存储器。先进先出也是fifo的主要特点。

20世纪80年代早期，fifo芯片是基于移位寄存器的中规模逻辑器件。容量为n的这种fifo中，输入的数据逐个寄存器移位，经n次移位才能输出。因此，这种fifo的输入到输出延时与容量成正比，工作效率得到限制。

为了提高fifo的容量和减小输出延时，现在fifo内部存储器均采用双口ram，数据从输入到读出的延迟大大缩小。以通用的idt7202为例，结构框图如图4所示。输入